引言
相干光通信技术在光网络领域代表了一项重大的技术突破，显著提升了数据传输能力。本文将基于Acacia首席技术官Christian Rasmussen的经验和见解，探讨相干光技术的发展历程、现状和未来发展方向[1]。
技术突破的开端
这个故事始于2007年的一次相干光传输会议。当时展示的技术解决了直接检测光传输系统中的长期问题，特别是色散和偏振模色散带来的限制，这些问题此前一直制约着光传输速率突破40千兆比特每秒(Gbps)。
这项突破促使了Acacia公司在2009年成立。该公司后来在光网络行业占据重要地位，并在2021年被思科以45亿美元收购，证实了相干光技术的重要价值。
技术演进与成就
相干光技术的进步主要体现在波特率能力的持续提升。从2009年部署的32千兆波特(GBd)支持100Gbps波长传输，到2024年实现200GBd，使1.6太比特每秒(Tbps)的波长传输成为现实。
在这一发展历程中，Acacia的重要里程碑是在2021年推出的相干互连模块8(CIM 8)。该模块实现了140GBd符号率，成为业界首个单载波1.2Tbps插拔式模块。到2024年，公司技术进一步提升，推出采用4nm CMOS工艺的Delphi相干数字信号处理器的800千兆ZR+OSFP插拔式模块。
Acacia大事记
2007年：Rasmussen参加关键性相干传输会议
2009年：Acacia成立；32GBd相干调制解调器实现100Gbps传输
2014年：Acacia首次发布可插拔100G CFP相干模块样品，并推出业界首个集成在单个硅基光电子线路封装中的100G相干收发器
2021年：思科以45亿美元收购Acacia
2021年：推出CIM 8（140GBd，1.2Tbps）
2024年：Acacia展示其800ZR+ OSFP模块
技术挑战与解决方案
相干光系统的发展面临几个关键挑战。首要考虑因素是CMOS工艺的选择，需要平衡多个方面：
更小几何尺寸带来的制造成本增加
晶体管开关速度要求
功耗限制
工艺成熟度与可靠性
目前最先进的是3nm CMOS工艺，Ciena的WaveLogic 6e率先采用这项技术。这些先进工艺已经证明可以达到至少250GBd的符号率，研究表明还有更高速率的潜力。
特别具有挑战性的是模数转换器(ADC)和数模转换器(DAC)的设计。这些组件的采样率必须达到波特率的1.1-1.2倍，这意味着250GBd系统需要接近300千兆采样每秒的速度。业界的方案是将这些转换器保持在基于CMOS的数字信号处理器中，以保持成本和功耗效率的优势。
未来发展
半导体代工厂正在推动CMOS晶体管开关频率超越500GHz并接近1,000GHz，这表明在不久的将来可能实现400GBd的数字信号处理器支持。
展望未来，预计在未来四到五年内，CMOS技术将在当前3nm工艺基础上再发展两到三代。这些进展可能使符号率达到500GBd，标志着光通信能力的又一次显著提升。
持续发展的关键在于保持创新的平衡方法。虽然提高波特率在适应网络流量增长和降低传输成本方面效果显著，但未来的发展必须证明其实施成本的合理性。业界领导者建议，新设计应该追求实质性的改进，例如将波特率翻倍，而不是30-40%的增量提升。
参考来源
[1] G. Weaver, "The long game: Acacia's coherent vision," Gazettabyte, Jan. 31, 2025.[Online]. Available:https://www.gazettabyte.com/home/2025/1/31/the-long-game-acacias-coherent-vision.html
[Accessed: Feb. 15, 2025]
END
微信公众号 
bilibili 
微信视频号