引言
碳化硅（SiC）功率器件在电力电子领域代表着重要的技术进步，对实现碳中和社会具有重要意义。基于优异的特性，这类器件在市场上获得广泛应用。为理解SiC技术的潜力和挑战，需要从晶体结构、器件性能和可靠性等方面进行分析[1]。
图1：展示了SiC MOSFET的基本结构示意图，说明了各类晶体缺陷及其对器件性能的影响。该图详细标识了不同类型缺陷的位置及其作用机理。
晶体结构与缺陷形成机制
SiC器件制造始于采用升华法制备4H-碳化硅衬底。工程师通过外延生长形成漂移层，并在衬底和漂移层之间引入关键的缓冲层。缓冲层的主要作用是将有害的晶体缺陷转化为危害较小的形式。制造过程中会产生多种需要严格控制的晶体缺陷，包括微管、螺位错（TSDs）、刃位错（TEDs）和基平面位错（BPDs）。
图2：展示了(a)带条纹窗口的PiN二极管示意图，专门用于研究BPD扩展现象，以及(b)双极性工作前后的电致发光（EL）图像，清晰地显示了BPDs向1SSFs的扩展过程。
缺陷扩展及其影响
当SiC器件进行双极性工作时，基平面位错会在电子和空穴复合能量的作用下扩展，形成单Shockley型堆垛层错（1SSFs）。这种扩展会形成阻碍载流子迁移的障碍，导致正向电流流动时的压降增加。
图3：展示了由1SSF扩展引起的MOSFET特性退化，包括(a)导通电压Vds(on)和(b)关态电压Vsd(off)的变化。
缺陷的影响程度取决于其形状和大小。部分缺陷呈现三角形分布，另一些形成条状扩展，对器件性能产生不同程度的影响。
图4：通过EL成像显示了扩展1SSF的各种形态，突出显示了器件工作过程中可能出现的不同缺陷模式。
图5：说明了1SSF面积占比与Vf退化之间的关系，显示了缺陷面积越大，性能退化越严重。
先进器件设计方案
针对这些挑战，研究人员开发了多种创新方法，尤其是SBD嵌入式MOSFET技术。这种设计专门用于抑制由空穴注入到BPDs引起的1SSF扩展。
图6：展示了两种关键的设计方案：(a)条形单元结构的SBD嵌入式MOSFET，以及(b)具有CSL扩展的棋盘格形单元的改进版本。
这些设计创新的效果可通过多种性能指标进行衡量。内置肖特基势垒二极管降低了施加在p-n结上的偏置，防止反向导通状态下的双极性工作。
图7：展示了条形单元和带CSL扩展的棋盘格单元设计在单极性电流能力与RonA之间的权衡关系。
图8：展示了优化结构MOSFET在不同漂移层设计下RonA与击穿电压之间的关系。
可靠性提升技术
复合增强（RE）层的引入是提高器件可靠性的重要技术进步。这种特殊层具有比漂移层更高的杂质浓度，能有效降低少子密度。
图9：展示了(a)带RE层的PiN二极管结构示意图，以及(b)对比数据，证明了采用RE层的器件1SSF频率降低。
图10：展示了(a)用于研究BPD扩展的PiN二极管示意图及其实际PL图像，以及(b)电流密度与空穴穿透深度之间的关系。
SiC功率器件技术的发展需要在性能优化和可靠性提升之间保持平衡。随着技术不断进步，这些改进将推动更高效、更可靠的电力电子系统的发展，为可持续能源应用提供有力支持。
参考文献
[1] H. Kono, R. Ohara, T. Suzuki, S. Asaba and K. Sano, "Performance and reliability improvement trends in silicon carbide power devices," in 2024 IEEE International Electron Devices Meeting (IEDM), San Francisco, CA, USA, 2024.
END
微信公众号 
bilibili 
微信视频号