引言
半导体行业自1965年戈登·摩尔做出预见性观察以来取得了显著进展。本文探讨晶体管发展的精彩历程，从早期发展到现今推动计算需求的创新技术[1]。
计算黄金时代（1965-2005）
晶体管发展的前四十年标志着计算技术的黄金时代。在这期间，半导体行业经历了晶体管数量的指数级增长，推动了从大型机到个人计算机等各类计算范式的发展。这个时代的成功建立在摩尔定律和丹纳德缩放法则的协同关系之上。
图1展示了封装内晶体管数量的指数级增长，预计到2030年将通过多芯片系统级封装（SiP）集成达到一万亿个。
图2描绘了从1970年到2030年，在摩尔定律和丹纳德缩放推动下的计算黄金时代。
这一早期阶段见证了材料和工艺工程方面的重大创新。两个关键发展是栅极电介质厚度的持续缩放和渐进式浅层源漏扩展的形成。这些进展使得栅极长度能够从微米级缩小到纳米级，同时保持适当的晶体管阈值电压。
这一时期的重要里程碑是晶体管工作电压从5V降低到1.2V，随着栅极电介质层变薄，这种降低对维持产品可靠性非常必要。这种缩放使得芯片时钟频率从数十千赫兹提升到3吉赫兹。
移动计算时代（2005-现在）
晶体管发展的第二个时代与移动计算的兴起同步，研发重点从原始性能转向每瓦性能优化。这一时期引入了创新解决方案来应对功耗挑战。
图3展示了在后丹纳德缩放时代，核心级并行如何实现持续的性能提升。
行业在这一时期面临重大挑战，包括栅极氧化层厚度缩放的基本限制和硅沟道迁移率的退化。
图4展示了(a)栅极氧化层厚度缩放的基本限制和(b)由于电场增加导致NMOS通用迁移率的快速退化。
晶体管技术的突破性创新
多项突破性创新出现，克服了看似难以逾越的障碍。一项重要发展是应变硅技术的引入。
图5展示了在源漏区域中的SiGe如何在2004年90纳米节点实现单轴应变，提升PMOS晶体管驱动电流。
图6说明了高k介电质和金属栅极电极如何实现自1960年代以来晶体管和集成电路最基础的改变。
行业还经历了从平面晶体管到三维FinFET架构的转变。
图7展示了从2011年到2024年鳍片轮廓的演进以及FinFET晶体管如何在给定面积内实现有效晶体管宽度的大幅提升。
晶体管技术的未来
随着人工智能计算时代的到来，新型晶体管架构正在出现以满足日益增长的计算需求。
图8展示了环绕栅极(GAA)晶体管设计如何改善静电可缩放性以及展示了其实现更高有效沟道宽度的能力。
图9展示了NMOS堆叠在PMOS上方的堆叠式GAA晶体管横截面，实现显著的CMOS面积减少。
应对能源挑战
人工智能计算的指数级增长正在造成前所未有的能源需求。
图10根据富国银行和AEP的数据，展示了人工智能计算的全球能源需求增长速度。
正在开发新的晶体管技术来应对这些能源挑战。
图11展示了亚阈值斜率低于60mV/decade如何实现阈值电压降低并在超低工作电压下提升性能。
图12展示了新型铁电晶体管如何通过降低工作电压来减少能源消耗。
先进材料与发展方向
行业正在探索各种材料和架构，以实现进一步的缩放和效率提升。
图13展示了超薄HfO2-ZrO2-HfO2栅极堆叠在保持栅极泄漏电流不变的情况下改善等效氧化层厚度。
图14展示了具有超低开关电压的NMOS铁电晶体管的工作原理。
图15展示了锗沟道晶体管的TEM横截面以及与传统FinFET相比，在低电压下实现更高驱动电流的碳纳米管晶体管。
半导体行业正在持续创新，研究人员和工程师不断努力克服新的挑战。在迈向万亿晶体管时代的过程中，研发重点依然是开发更高能效的解决方案，同时保持半导体行业六十多年来的性能提升速度。
参考文献
[1] T. Ghani and P. Ranade, "The Incredible Shrinking Transistor – Shattering Perceived Barriers and Forging Ahead," in 2024 IEEE International Electron Devices Meeting (IEDM), San Francisco, CA, USA, 2024.
END
微信公众号 
bilibili 
微信视频号