简介
在第 30 届北美技术研讨会上，台积电展示了其最新的半导体工艺技术、先进的封装解决方案和三维集成电路创新技术，为下一代人工智能应用提供动力。在宣布其产品组合取得多项进展的同时，台积电还强调了其硅基光电子集成以支持人工智能热潮推动的数据传输爆炸式增长。
硅基光电子集成
台积电正在开发其紧凑型通用光子引擎（COUPE™）技术，为人工智能应用实现高速光数据传输。COUPE 利用台积电的 SoIC-X 芯片堆叠技术，将电子芯片堆叠在光电子芯片之上，与传统堆叠方法相比，芯片与芯片接口阻抗低，能效更高。
台积电计划在 2025 年将 COUPE 用于小尺寸可插拔光收发器，然后在 2026 年将其集成到 CoWoS 封装中，成为光电共封装器件 （CPO），将光连接直接带入封装，促进人工智能和数据中心应用的高速数据传输。
更多先进技术公告：
台积电 A16TM 技术： 台积电业界领先的 N3E 技术现已投产，N2 技术也将于 2025 年下半年投产，台积电首次推出了其路线图上的下一项技术 A16。A16 将结合台积电的超级电源轨架构和纳米片晶体管，计划于 2026 年投产。通过将前端路由资源专用于信号，提高了逻辑密度和性能，使 A16 成为具有复杂信号路由和密集电源传输网络的高性能计算产品的理想选择。与台积电的 N2P 工艺相比，A16 将在相同 Vdd（正电源电压）下提高 8-10% 的速度，在相同速度下降低 15-20% 的功耗，并为数据中心产品提高高达 1.10 倍的芯片密度。
用于纳米片晶体管的台积电 NanoFlexTM 创新技术： 台积电即将推出的 N2 技术将配备台积电 NanoFlex，这是该公司在设计-技术协同优化方面的又一突破。台积电 NanoFlex 为设计人员提供了 N2 标准单元（芯片设计的基本构件）的灵活性，短单元强调小面积和更高的能效，而高单元则最大限度地提高性能。客户能够在同一设计块内优化短单元和高单元的组合，调整设计，以达到其应用的最佳功耗、性能和面积折衷。
N4C 技术： 台积电宣布推出 N4C 技术，将台积电的先进技术应用到更广泛的应用领域，N4C 是 N4P 技术的延伸，可降低高达 8.5% 的芯片成本和较低的采用成本，计划于 2025 年量产。N4C 提供面积效率高的基础 IP 和设计规则，与广泛采用的 N4P 完全兼容，并通过缩小晶粒尺寸提高良率，为价值级产品迁移到台积电的下一个先进技术节点提供了高性价比的选择。
CoWoS®、SoIC 和系统单芯片（TSMC-SoW™）： 台积公司的晶圆基板上芯片（CoWoS®）允许客户将更多的处理器内核和高带宽内存（HBM）堆栈并排封装在一个集成电路上，是人工智能革命的关键推动力。与此同时，集成系统芯片（SoIC）已成为三维芯片堆叠的领先解决方案，越来越多的客户将 CoWoS 与 SoIC 及其他组件搭配使用，以实现最终的系统级封装（SiP）集成。
通过片上系统，台积电提供了一种革命性的新选择，可在 300 毫米晶圆上实现大型芯片阵列，提供更强计算能力的同时，占用更少的数据中心空间，并将每瓦性能提升数个数量级。台积电的首款 SoW 产品--基于集成扇出（InFO）技术的纯逻辑晶圆已经投入生产。利用 CoWoS 技术的晶圆上芯片版本预计将于 2027 年面世，届时将能集成 SoIC、HBM 和其他组件，创建强大的晶圆级系统，其计算能力可与数据中心服务器机架甚至整个服务器相媲美。
汽车先进封装： 继 2023 年推出 N3AE "Auto Early "工艺后，台积电将继续通过整合先进芯片和先进封装，满足汽车客户对更高计算能力的需求，以满足高速公路的安全和质量要求。台积电正在开发 InFO-oS 和 CoWoS-R 解决方案，用于高级驾驶辅助系统 （ADAS）、车辆控制和车载中央计算机等应用，目标是在 2025 年第四季度通过 AEC-Q100 Grade 2 认证。
总结
在第30届北美技术研讨会上，台积电展示了其在半导体工艺、先进封装解决方案和三维集成电路方面的最新创新，特别强调了其硅基光电子集成技术。这些技术支持人工智能应用，并应对数据传输需求的激增。台积电正开发通用光子引擎（COUPE）技术，预计将在2025年实现小型可插拔光收发器的应用，并计划于2026年将其集成到CoWoS封装中，提升人工智能和数据中心应用的数据传输速度。
此外，台积电还介绍了其他几项前沿技术，包括N3E、N2、A16技术，以及N4C技术等，这些都将提供更高的性能和能效，为数据中心和汽车等行业的需求提供解决方案。台积电的技术进展为下一代高性能计算和人工智能应用提供了强大的支持。
微信公众号 
bilibili 
微信视频号