简介
互联网流量、云计算以及 5G 和人工智能等新兴技术对更高数据传输速率的需求不断增长，从而推动了对高速光互连的需求。基于垂直腔面发射激光器（VCSEL）的短距离光互连的解决方案对数据中心常用的 400Gb/s 以太网系统极具吸引力。然而，设计 VCSEL 驱动器面临着与 VCSEL 的带宽限制、偏置频率响应、静态和动态非线性有关的若干挑战。IEEE JSSC四月刊载的"A Low-Power High-BW PAM4 VCSEL Driver With Three-Tap FFE in 12-nm CMOS FinFET Process"介绍了低功耗、高带宽 PAM4 VCSEL 发射器，通过电路和架构创新解决了这些难题。我们介绍新的级联电压模式驱动器结构，与传统驱动器相比，能以更小的器件和更低的功率提供更大的输出调制电流。我们采用了非对称三抽头前馈均衡器 （FFE） 来补偿 VCSEL 的带宽和非线性。该驱动器还采用多段式设计，以优化输出阻抗和线性度。
VCSEL 的频率响应取决于其偏置电流。VCSEL 带宽与 （Idc - Ith）1/2 成正比，其中 Idc 和 Ith 分别为偏置电流和阈值电流。在低偏置时，阻尼系数较低，导致阶跃响应中的弛豫振荡。增加偏置可减少过冲，但会增加功耗。VCSEL 还表现出静态非线性，即由于饱和效应，输出功率与偏置电流之间的关系在大电流下变得非线性。动态非线性与带宽和频率响应对 VCSEL 瞬时电流的依赖性有关。在使用 PAM4 信号时，静态非线性会恶化四个电平之间的电平分离。动态非线性会导致时序错位和光学眼图不对称，在 VCSEL 偏置较低时，这些影响会更加明显。图 1 所示的提议 PAM4 VCSEL 发射器引入了多项创新技术，以应对上述挑战，同时实现低功耗。
图 1. 之前报道的最先进驱动器的功耗比较： （a） NRZ 和 （b） PAM4 信号。
如图 2（e）所示，提出了新型级联电压模式（VM）驱动器结构。与图 2（a） 中的传统 VM 驱动器相比，这种新结构使用两个高通 RC 滤波器，在转换期间向级联器件的栅极施加电压脉冲。这些脉冲可缩短上升和下降时间。此外，辅助晶体管 M9 和 M10 通过提供辅助上拉和下拉路径，提高了输出电压摆幅。
图 2. （a） 传统 CML 驱动器。（b） 无尾 CML 驱动器。（c） 推挽式 VM 驱动器。（d） 级联驱动器。（e） 提议的驱动器。如图 3 和图 4 所示，这种新型驱动器可实现更大的调制电流（是传统级联驱动器的 2.5 倍），同时使用更小的器件和更低的功率。使用较小器件的能力降低了自负载电容，从而放宽了带宽限制。
图 3. 图 2 所示设计的摆动电流比较
图 4. 内部节点（空载）的模拟结果： （a） 拟议驱动器；（b） 传统 VM 驱动器；（c） 上升和下降时间比较；（d） 相同元件（50 欧负载）下的调制电流比较；（e） 相同尺寸的上拉和下拉网络（50 欧负载）下的调制电流比较；以及 （f） 电流水平对 FFE 分接电压的依赖性。为了补偿 VCSEL 的带宽和非线性，拟议的发射器采用了非对称三抽头 FFE，如图 5（a） 所示。均衡器的最有效位（MSB）和最小有效位（LSB）路径具有独立的抽头权重，上升和下降转换也具有不同的权重。这种不对称性有效地补偿了 VCSEL 的动态非线性。
图 5. （a） 三段三抽头非对称 FFE 实现。（b） VCSEL 的静态和动态非线性补偿。
主光标抽头均衡了 VCSEL 的静态非线性，而前光标和后光标抽头均衡了动态非线性。可调模拟延迟单元实现了 FFE 抽头，并在片外提供抽头电压。如图 6 所示，驱动器使用三个分段实现，每个分段都有一个单独的开关，以优化输出阻抗和线性度。通过将驱动器的输出电阻调整到最佳范围，启用所有分段可最大限度地提高带宽。每个分段都包括非对称 FFE 抽头，无论启用多少分段，都能确保一致的均衡。
图 6. VCSEL TX 的后端电路实现。驱动器与 VCSEL 采用直流耦合，以避免使用会降低带宽的大型旁路电容器（图 10）。电流镜结构为 VCSEL 提供直流偏压。如图 7 和图 8 所示，发射器采用 12nm CMOS FinFET 工艺实现，并使用商用 850nm VCSEL 进行封装，以便进行光学测量。
图 7. 已实现的 PAM4 VCSEL 发射器。
图 8. （a） 芯片显微照片。（b） 用于电气测量的组装封装俯视图。（c） DUT。（d） 输入和输出电气探头着陆配置。根据使用 50Gb/s PRBS-9 NRZ 输入进行的电气测量，发射机的摆幅电压为 160mV，NRZ 信号的开眼电压为 50mV（图 9（a））。利用 MSB 和 LSB 独立的 32Gb/s PRBS-9 NRZ 输入，在 64Gb/s 时可获得开度大于 18mV 的 PAM4 眼图（图 9（b））。
图 9. 电子眼图。（a） 50Gb/s NRZ。（b） 64Gb/s PAM4。光学测量是通过将 CMOS 芯片与商用 850nm VCSEL 线键连接进行的（图 10）。在 50Gb/s PAM4 工作模式下，拟议的发射器实现了 1.43dBm 的光调制幅度（OMA）和 3.9dB 的消光比，超过了 100GBASE-SR 对 -7dBm OMA 和 2dB ER 的要求（图 11（b））。测得的 PAM4 RLM 为 0.95。
图 10：（a）组装好的封装。（b） VCSEL 芯片显微照片。（c） 功率击穿曲线图。
图 11. （a） 光学测量装置。（b） 装配好的封装横截面图。（c） 电子和光学探头配置。（d） 光学校准装置。
图 12. 测量到的 VCSEL 光功率-电流特性。
图 13. 测量的 50-Gb/s PAM4：（a） 无均衡器，（b） 有均衡器。测量的 40Gb/s NRZ：（c） 不带均衡器，（d） 带均衡器。对于 40Gb/s NRZ，测得 OMA 为 0dBm，ER 为 2.94dB，峰峰值抖动为 10.1ps（图 13（d））。在 50Gb/s PAM4 工作模式下，包括所有发射器电路在内，1V、2V 和 -1.5V 电源的总功耗为 48.5mW。这相当于 0.97pJ/b 的功耗效率，使其成为已报道的功耗效率最高的 PAM4 VCSEL 驱动器之一，如图 1 中的对比所示。本文介绍了低功耗、高带宽 PAM4 VCSEL 驱动器，引入了新的级联电压模式驱动器结构、非对称三抽头 FFE 和一种多分段实现方式。这些创新实现了大调制电流、VCSEL 带宽扩展和静态/动态非线性补偿，同时使用了小型器件和低功耗。该发射器采用 12nm CMOS FinFET 实现，可实现 50Gb/s PAM4 和 40Gb/s NRZ 操作，具有高 OMA、ER 和 0.97pJ/b 的出色功耗效率，因此适用于数据中心的高速光互连。[1]M. Haghi Kashani, H. Shakiba, and A. Sheikholeslami, "A Low-Power High-BW PAM4 VCSEL Driver With Three-Tap FFE in 12-nm CMOS FinFET Process," IEEE Journal of Solid-State Circuits, accepted Apr. 1, 2024.
微信公众号 
bilibili 
微信视频号