简介
随着微电子行业转向利用光技术传输高速信号，迫切需要经济高效的光电子器件测试解决方案。本文从 2024 年集成光电子系统路线图 （IPSR-I） 中汲取灵感，探讨集成光电子器件和系统测试的现状与挑战 [1]。
多年来，业界一直在电气高速 I/O 解决方案上投入巨资，推迟了光电子器件的广泛部署。然而，随着电信号和更高功耗方面的挑战不断增加，转向光学技术已成为阻力最小的途径。在这一转变过程中，必然需要一种易于复制且经济高效的光电子器件测试方法。
光电子器件测试格局
业界希望光电子器件测试能沿用硅器件测试数十年来改进的模式。图 1 展示了两种常见的测试流程-一种用于前面板可插拔光收发器，另一种用于基于芯片的光引擎设计。
这两种流程的主要区别在于激光源的位置。在基于芯片的设计中，激光器不在板上，类似于电源，从而简化了装配并减少了发热。相反，光收发器流程则将激光器集成在插接器顶部。
图 2 中的 ”紫色砖墙”（挑战与目标）强调了由目标器件驱动的关键测试要求和下一个制造步骤所要求的质量目标。
图 2：测试数据中心光学元件的紫色砖墙（挑战与目标）光学测试方法需要在三个位置进行，每个位置都有自己的重点和测试内容：
考虑到高昂的测试耗材成本、不同的 PIC 晶圆级良率以及接口速度对测试成本的影响等因素，真正的挑战在于如何以经济高效的方式管理这三个测试环节。
晶圆级 PIC 测试
光电芯片（PIC）的晶圆级测试与器件制造流程的各个方面相互依存，包括封装技术、光学耦合方法、光源集成、测试仪器和商业模式。
将成熟的电子测试流程与光学测试程序结合起来，以产生基于集成电路测试生态系统标准的一致方法，仍然是基本挑战。
图 3 展示了典型的数据中心光互连设备，说明了晶圆测试的影响。被测设备（DUT）是一个光电芯片，包含调制器和光电二极管等电子元件，以及滤波器、分光器和偏振控制器等光学元件。驱动电子元件在单独的电子集成电路（EIC 或 ASIC）中实现，随后与 PIC 异质集成。
图 3：典型数据中心光互连设备框图图 4 显示了此类 DUT 的典型布局，凸显了在有限空间内将光学和电子探针结合起来所面临的挑战。
图 4：光学 PIC 耦合的常见布局，包括对准功能板载或非板载光源是另一个挑战，因为需要插入光源进行测试。带有板外光源或异质集成光源的芯片需要耦合损耗足够低的外部光源。
目前，PIC 晶圆级测试类似于对所有芯片功能的全面鉴定。不过，随着制造工艺的成熟，这种测试应过渡到制造测试，只需进行最低限度的测试，并使用通用的集成电路测试流程。
表 1 列出了数据中心 PIC 的典型特征，可为标准化测试方法的开发提供指导。
表 1：数据中心 PIC 的典型特征
光引擎测试
图 5 显示了使用外部激光源的典型光学引擎框图。这个双芯片组件包括采用异构技术（2.5D 或 3D 技术）集成的电芯片 （EIC） 和光电芯片 （PIC）。
图 5：使用外部激光源的典型光引擎框图光学引擎测试的目标是：
尽量减少测试过程中接触的接口数量可降低成本。必须接触的两个接口是左侧的电源/控制 （C） 和右侧的激光源 （D）。
图 6 重点介绍了三种基本类型的环回电路，它们可以最大限度地减少接触接口的数量。
图 6：三种基本类型的环回电路如果 EIC 中存在内置自检 （BIST），则可在减少需要接触的接口数量方面发挥重要作用。它可以向高速接口（电接口和光接口）生成具有挑战性的数据流，如果实施了环回，还可以检查返回数据流的有效性，包括计算误码率 （BER）。
如果没有 BIST 电路，则必须至少接触四个接口，包括电源/控制、激光输入和高速路径之一（电气或光学），并在其余接口上进行环回。
光引擎测试面临的挑战包括：
虽然所有必要的部分都已存在，但真正的挑战在于确定测试设计（DFT）和分析整个测试流程，以控制成本并实现高产产品。
光模块测试
图 7 描述了一个待测通用光模块的示意图，该模块通常用于服务器应用。
图 7：待测光模块示意图由于激光光源对功率耗散和散热要求较高，因此激光光源通常位于模块外的子组件模块中。激光被引入模块，PIC 上的调制器将数据输入激光，然后通过光纤阵列发送到模块外。
高速数据通常通过由 12 至 64 根光纤组成的光纤阵列输入和输出模块。电源、控制信号和部分数据通过中间件或基板上的电气连接提供。
在模块测试期间，测试站提供合适的光源、电力、控制信号和数据，以测试模块功能，并可能提供散热或温度控制。
模块测试在芯片和芯片测试之后，但在最终测试之前。一个模块可能有几级子组件，随着最终产品的开发，每一级都会增加更多的部件。
对模块进行测试以确保其特性符合要求，目的是尽早从组装流程中剔除有缺陷的部件。对有缺陷的部件进行评估，以确定故障原因并改进早期流程。
测试需要处理模块、将其放入测试夹具、进行测量、鉴定和处理数据，并确定设备是否符合要求。尽可能采用内置自检（BIST）来检查电子连接和功能。
光学测试可能需要改变光强度、调制率、偏振、波长、电压水平和其他参数，以确保在允许的输入变化范围内实现可接受的信噪比 （SNR） 和误码率 （BER）。
测试结果通常会进行分析，并通过统计流程控制反馈到早期的装配流程中，以保持 PIC 的质量。
测试时间是一个关键因素，因为直接影响测试成本。对于许多光模块来说，测试时间可以很快（不到一秒），因为光强、波长、偏振和调制率等现象都可以即时测量。然而，需要改变激光波长、温度、驱动电压等参数的测量，由于输入变量的变化速度，可能需要更长的时间。
决定总测试时间的主要因素通常是处理时间--将设备放入测试夹具、进行电气、热和光学连接、测试后断开设备连接并将其转移到载体上所需的时间。由于光模块易碎，且存在光连接器、光纤、阵列或电缆，因此经常需要小心处理。
虽然市场上有适用于常见模块配置的处理设备，但光纤处理和/或光纤阵列对接解决方案是与模块匹配的关键因素。这种解决方案必须提供可靠、低损耗的连接，并能有效清洁和校准光学表面。
影响模块测试的一个长期趋势是向更小的设备发展，直径只有 1 毫米、长度只有 15 毫米的光学设备越来越常见，需要专门的夹具和更细致的操作。
降低测试成本
如图 8 所示（基于历史数据和行业参与者的反馈），测试流程对生产电信模块总成本的总体贡献占比很大。
图 8：测试对光电芯片模块总成本的贡献占比在成熟工艺中，电芯片的测试成本约占最终产品成本的 2-3%，而如今光电芯片的测试成本则占最终产品成本的 25-30%。
要降低测试成本并与微电子行业的规模经济保持一致，应考虑以下几个因素：
通过解决这些方面的问题，业界可以努力实现可接受的测试成本水平，从而使集成光子技术在各种应用中得到广泛采用。
总结
本文探讨了光电子器件测试的现状，强调了三个关键测试阶段的挑战和机遇：晶圆探针（PIC）测试、芯片（光引擎）测试和系统级（模块）测试。
在数据中心、生物传感和激光雷达等应用的推动下，集成光电子技术已成为微电子行业不可或缺的一部分，因此对具有成本效益和可扩展的测试解决方案的需求非常重要。
虽然已经取得了重大进展，但要降低测试成本并与微电子领域的规模经济保持一致，还需要在自动化、标准化、设计方法和异构集成等领域取得进一步进展。
通过共同应对这些挑战，业界可以推动集成光子技术的广泛应用，充分释放其在实现高带宽、低能耗光互连和革新各种技术领域方面的潜力。
参考文献
[1]Armstrong, D., Latkowski, S., & Nagarkar, P. (2024). Testing IPSR-I 2024. Integrated Photonic Systems Roadmap - International (IPSR-I).
微信公众号 
bilibili 
微信视频号