随着逻辑芯片的复杂性和功率密度不断提高，有效的热和电气性能管理变得很重要。传统的前端功率传输网络（FSPDN）面临着路由拥塞和信号完整性问题的挑战。为了解决这些问题，作者提出了新型三维架构，将背面电源传输网络（BSPDN）、高密度三维硅电容器和热通孔集成在一起。这种创新方法重组了功率传输网络，减少了线路后端（BEoL）拥塞，并增强了散热能力。如图 1 所示，3D 架构利用晶圆上堆叠（WoW）和混合接合技术来集成各种元件。
1.背面电源传输网络（BSPDN）： 纳米级硅通孔（nTSV）促进了 BSPDN 的发展，通过重组电源传输网络减少了 BEoL 的拥塞并改善了信号完整性。
2.三维高密度硅电容器： 嵌入式三维硅电容器在芯片内的密度超过 40%，电容大于 1.0 μF/mm²，具有电压降/噪声减缓、寄生最小化和改善功率传输等优点。
3.混合键合界面： 混合接合界面采用钴盖铜垫，热阻更低，散热效果更佳。
4.热通孔（TSV）： 高导热 TSV 可增强散热能力，有效降低芯片温度。
如图所示，建议的工艺流程涉及几个关键步骤，包括正面布线和混合键合焊盘形成、晶圆上混合键合、临时键合和 TSV 揭示、nTSV 形成、背面电源线和焊盘创建，以及最终载体键合和移除。
为了评估所提架构的热性能和电气性能，使用有限元方法和高频仿真软件 （HFSS） 分析了四种不同的配置：
热分析表明，具有氧化物键合的 BSPDN 配置（方案 b）的温度比正面 PDN（方案 a）高 45%。然而，通过采用额外的铜 TSV 来释放热量（方案 d），芯片温度比方案 b 降低了约 26%。通过检查插入损耗和眼图特性来评估电气性能。如图 4 所示，与正面 PDN 相比，BSPDN 方案，特别是混合接合和附加 TSV（方案 d），显示出较低的插入损耗。
此外，拟议方案（d）的眼图高度比方案（b）大 30%，表明信号完整性和数据传输能力得到了改善。从封装级的角度来看，所提出的结构具有出色的热管理能力。如图 5 所示，与典型的 BSPDN 结构相比，建议的结构可降低约 43% 的温度，甚至优于 FSPDN 结构。
这种优异的热性能可归功于高导热 TSV、三维硅电容和混合键合界面的集成，它们共同增强了散热途径。所提出的三维架构集成了 BSPDN、三维高密度硅电容和热通孔，是先进逻辑技术和高性能人工智能计算应用的理想解决方案。通过利用混合键合技术和创新的元件集成，该架构具有以下主要优势：1.降低芯片温度，比典型的 BSPDN 结构低 43%，甚至优于 FSPDN 配置。
2.改善电气性能，包括降低信号插入损耗和增强眼图特性，从而提高信号完整性和数据传输性能。
3.有效集成三维高密度硅电容器等重要元件，以降低压降/噪声并改善功率传输。
4.进一步集成器件的潜力，从而在同一架构内集成更多的功能。
随着逻辑芯片不断突破性能和功率密度的极限，所提出的三维架构为卓越的热管理和电气管理提供了可行的解决方案，推进了下一代先进计算系统。[1]C.-L. Lu, S.-C. Lin, C.-S. Ho, H.-C. Lin, M.-H. Chiu, C.-H. Chuang, M.-C. Lu, W.-Y. Lai, N. Basu, Miller Liao, and S.-Z. Chang, "3D Architecture to Integrate Backside Power Interconnect and Integrated Passive Device for Thermal and Electrical Performance Management of Logic Chip," R&D, Powerchip Semiconductor Manufacturing Corporation (PSMC). Graduate School of Advanced Technology & Department of Mechanical Eng., National Taiwan University, Taiwan.
微信公众号 
bilibili 
微信视频号