Whoscored(中国·中文)官网-专注足球数据分析的专业平台

模拟芯片名家Behzad Razavi对高校大规模培养芯片设计人才的教学建议

引言

Behzad Razavi 是知名的电路设计师，著作包括《Design of CMOS Phase-Locked Loops》和《Design of Integrated Circuits for RF and Mixed-Signal Applications》。这些书籍对于理解现代电子电路设计非常重要。

半导体行业在全球范围内重新获得了关注和投资，美国《芯片法案》等举措为芯片制造投入了数十亿美元。然而，一个关键问题仍然存在:谁来设计芯片来填补这一增加的制造能力?本文概述了Razavi根据加州大学洛杉矶分校（UCLA）实施的成功计划，大规模培养下一代芯片设计师的方法。

典型的芯片开发流程包括几个阶段，持续时间在15-24个月之间（图1）。虽然许多大学课程都提供芯片设计课程，但它们通常只涉及这一流程的一小部分，导致毕业生无法胜任行业岗位。为了解决这一差距，我们提出了一门全面的"流片"课程，涵盖芯片开发的所有阶段——从设计到制造和测试。

图1：典型的芯片开发时间框架。

课程结构

建议的课程结构为期一年，共三个学期：

1.第一门课程（冬季学期）——2个学分

2.第二门课程（春季学期）——4个学分

3.第三门课程（秋季学期）——2个学分

这种结构既能够保证有足够的时间涵盖整个芯片开发周期，又符合学位要求。只有春季学期的课程计入学位学分。

第一门课程

第一门课程有三个主要目标：

1.教授学生设计可能出现在最终芯片中的通用构建模块

2.指导学生完成这些模块的布局、寄生参数提取和性能分析

3.帮助学生选择最终项目主题

由于班级规模较大（本例中为70名学生），可扩展性非常重要。为了解决这个问题，可以考虑：

制作教学视频，演示设计、布局和验证过程
进行课堂演示，随机挑选学生分享他们的作品，让教师提供反馈，使全班受益

课程在6-10周内逐步介绍复杂的构建模块：

环形振荡器
锁存器和触发器
分频器
StrongArm比较器
寄存器
LC振荡器

还介绍了实践性话题：

器件和互连寄生效应
电容器和电感器结构
关键布局考虑
I/O 技术
ESD 器件
封装寄生效应

在本课程结束时，学生应确定最终的项目主题。提供一系列潜在项目，涵盖各种模拟和数字设计。考虑以下限制条件：

1.设计复杂度在约 9 周内可行
2.适合两人团队
3.可利用现有设备进行测试

图2:流片课程的结构

项目选择和指导

为了进一步扩大项目规模并提供行业洞察力，从半导体公司招募导师。根据项目主题将这些专家与学生团队进行匹配。在第二门课程中，导师通常承诺每周通过视频通话进行1小时的交流，持续9周。

第二门课程

芯片设计的大部分工作将在这9周的课程中进行。每周与每个团队进行设计审查，以确保稳步进展。为每个团队分配10-15分钟时间，将类似的项目（例如PLL、ADC）分组到专门的审查会议中。通过视频通话进行审查，以便轻松访问设计文件和仿真。

目标时间表如下:

1.第1-5周：完成原理图设计

2.第6-9周：完成布局和验证

作为讲师，亲自审查已完成的设计和布局，并提供详细的反馈。在最后一周，让团队进行完整的芯片提取和焊盘对焊盘仿真，包括估算封装寄生效应。

设计注意事项

1. 电感器：如果工艺设计套件（PDK）不提供螺旋电感器，则创建一个预先设计和模拟的元件库供学生使用。

2. I/O 焊盘和 ESD：与代工厂或集成商合作，为高速设计开发具有适度 ESD 保护的合适 I/O 焊盘。提供示例电路，例如：

用于接收片外时钟/LO 信号的自偏置逆变器
用于驱动片外仪器的开漏极 PMOS 器件

图3:用于接收片外时钟或LO波形的（a）自偏置逆变器和用于驱动片外50Ω仪器的（b）开漏PMOS器件。

3. 芯片集成：设计一个包含ESD器件和电源/接地连接的标准焊盘框架（图4）。将单个项目整合为更大的模块以便制造（图5）。

图4:所有项目都使用的焊盘框架。

图5:包含25个项目和其他测试电路的两个模块。（a）一个包含16个项目的模块，（b）另一个包含9个项目和其他测试电路的模块

暑期活动

在暑假期间，指导学生：

1. 制定详细的测试计划

2. 设计用于芯片测试的印刷电路板（PCB）

考虑直接芯片到电路板的粘接，以减少寄生效应
进行设计审查，以解决封装和测试问题

3. 生成粘接图

图6: （a） PCB设计、（b）粘接图和（c）测试计划的示例。SMA:超小型版本

测试设备

购买合适的测试设备是重要的考虑因素。根据学生的测试计划，实验室的容量应能同时容纳大约一半的学生。基本设备类别包括：

1.模拟信号发生器（用于ADC测试、PLL参考、RF接收器输入等）

2.数字输入发生器（用于DAC和数字电路测试）

3.频谱分析仪（用于PLL、RF接收器和DAC输出）

4.逻辑分析仪或FPGA（用于捕捉数字输出）

尽可能使用低成本的USB仪器。表1提供了经济型选项的示例：

表1. 设备清单

不要忘记电缆、偏置三通、平衡-不平衡转换器、直流阻隔器和静电放电保护设备等辅助组件。

第三门课程

最后一门课程的重点是芯片测试和特性分析。请做好准备，协助团队克服测试挑战和调试问题。在UCLA的实验中，25个芯片中有20个成功通过测试，其余5个出现部分或完全故障。

常见的故障原因包括：

分频器链中的信号摆幅不足
输入寄存器更新不当
VCO启动问题

可扩展性和实验室管理

由于有大量学生使用共享实验室空间和设备，因此需要实施系统来维持秩序:

1.聘请一名实验室助理（可能是班上的学生）

2.制定设备借出流程

3.制定明确的实验室使用时间表

适应学期制

建议的结构可以根据学期制进行修改：

图7:针对学期制的建议课程结构。

1. 秋季学期：

常规芯片设计课程
最后两周：设计、布局和验证两个构建模块

2. 冬季学期：

5周：设计、布局和验证另外四个构建模块
9周：设计、布局和验证最终芯片

3. 春季/夏季：

芯片制造
PCB设计
测试计划开发

4. 秋季学期：

芯片测试和特性描述

调整后的时间表为芯片制造周转提供了更大的灵活性。

挑战与解决方案

出口管制限制

挑战：许多先进的半导体工艺都受到出口管制条例的限制，从而限制了国际学生的参与。
解决方案：选择不受这些限制的工艺技术。加州大学洛杉矶分校的项目使用了SkyWater的130纳米工艺，允许所有学生参与。

制造问题

挑战：一些"开放式"代工工艺可能存在可靠性问题或制造周期较长。
解决方案：

1.仔细评估工艺方案，在可及性与可靠性之间取得平衡。

2.如有必要，规划课程时间表，以适应较长的制造周期。

键合和封装问题

挑战：UCLA项目遇到了线焊损坏芯片钝化层导致短路的问题。
解决方案：

1.从楔形焊改为球焊（图9），将焊点限制在焊盘区域。

2.使用ENEPIG（化学镀镍化学镀钯浸金）表面处理工艺的PCB，以改善球焊效果。

3.探索探针台测试作为问题芯片的备用方案。

图8:（a）球形键合和（b）楔形键合。

成功的关键因素

1. 可扩展性：实施系统，有效管理大量学生和项目:

教学视频
通过课堂演讲进行同伴学习
结构化设计审查
行业指导

2. 全面覆盖：确保学生体验从概念到硅芯片的整个芯片开发周期。

3. 实践经验：为学生提供设计、布局、制造和测试真实芯片的机会。

4. 行业相关性：使用行业标准工具（如Cadence），并邀请行业导师参与。

5. 灵活性：随时准备应对挑战，并在出现问题时提供替代解决方案。

6. 讲师的专业知识：课程负责人应具备各种芯片设计主题的深入知识和丰富的行业经验。

结论

实施大规模芯片设计教育计划具有挑战性，但并非不可实现。通过遵循本文中概述的结构和注意事项，大学每年可以培养数百名合格的芯片设计师，从而满足半导体行业不断增长的需求。

流片课程为学生提供了宝贵的实践经验，并帮助他们全面了解芯片开发流程。这为成功进入半导体行业做好了准备，并有助于弥合学术培训与行业需求之间的差距。

随着对熟练芯片设计师的需求持续增长，扩大这些教育项目规模变得越来越重要。通过分享最佳实践并不断完善方法，可以努力满足全球对集成电路设计师的需求。

参考资料

[1]B. Razavi, "Education of Chip Designers at a Large Scale: A Proposal," IEEE Solid-State Circuits Magazine, vol. 16, no. 2, pp. 76-83, Spring 2024, doi: 10.1109/MSSC.2024.3395073.