摘要
基于硅基光电子技术的光互连是提高云计算、人工智能和其他数据密集型应用的数据传输速率的关键。需要使用 PAM4 等多级调制的发射器来实现未来的太比特以太网标准。本教程概述了硅基光电子调制器器件、CMOS 电路设计技术以及紧凑型高能效收发器的设计注意事项。
关键词：微环光调制器、光互连、光子集成电路 (PIC)、脉宽调制 (PAM)、硅基光电子、跨阻抗放大器 (TIA)。
1. 引言
数据中心流量的爆炸式增长需要新的解决方案来提高互联和交换结构传输数据的密度。光互连对于高速、短距离（<100 米）连接很重要。以太网标准的数据传输速率正在迅速提高，IEEE P802.3df 路线图的目标是使用每个波长 112 Gbit/s 的 800 Gbps 和 1.6 Tbps 互联。此外，芯片互连（如 UCIe）的带宽密度需要超过 5 TB/s/mm2，这就需要使用多种波长和调制方式。
数据中心的光互连（图 1）由发射器（TX）和接收器（RX）组成。由 CMOS 电路驱动的光调制器从连续波（CW）激光器产生光波形。在接收器上，跨阻抗放大器（TIA）从检测到的光电流中恢复数据流。光互联越来越多地使用多级调制，如 4 级脉冲幅度调制（PAM4），从而将给定符号率的数据速率提高一倍。硅基光电子技术是在单个系统甚至芯片上集成整个光学系统的极具吸引力的平台。
图 1. 数据中心光互连的简化视图，显示 TX 和 RX 模块和电路 [1]。
本教程概述了
硅基光电子器件
混合硅基光电子收发器的 CMOS 电路设计技术
最新趋势、能效和扩展方面的挑战以及未来发展方向
2. 硅基光电子器件
硅基光电子代工厂的日益增多创造了一个强大的设计生态系统。IMEC、AIM Photonics 和 AMF 等代工厂提供了多种制造选择（图 2）。绝缘体上硅（SOI）衬底的高指数对比可形成窄波导。通过等离子体色散效应（改变自由载流子浓度）改变波导的有效折射率，可实现光调制。载流子会调制光的相位，从而产生光相移并改变光强度。硅基锗光电探测器可用于光学检测。
图 2. 横截面显示了各种硅锗代工厂提供的器件制造选项 [2]-[4]。
硅基光电子光信号调制器
表 1 比较了各种类型的硅基光电子调制器：
- 马赫-曾德尔调制器（MZM）： 采用干涉配置的推挽式相位调制器构成 MZM，用于大多数硅基光电子互连器件。尽管它们对温度变化很稳定，但由于硅的弱电光（EO）效应，器件长度较长，而且可能需要复杂的高速驱动器。
- 微环调制器（MRM）： 这些器件具有紧凑的尺寸（半径小于 10 微米）和叠加电压模式驱动器，从而简化了 CMOS 驱动器设计。MRM 的带宽超过 40 GHz，适用于 112 Gbps/λ 光发射机。
- 硅锗电吸收调制器（EAM）： 这些器件利用弗朗兹-凯尔迪什效应（Franz-Keldysh effect）实现光吸收调制。EAM 需要较大的光电流，这可能会带来挑战。
图 3. (a) 硅基光电子 Mach-Zehnder 调制器。微光调制器（b）原理图、（c）布局图和（d）芯片显微照片[1]。
表 1. 硅基光电子调制器的比较 [1]。
3. 基于 MRM 的光电子发射机
A. 带 FFE 均衡的电压模式驱动器
MRM 发射器通常使用 CMOS 驱动器，电压摆幅大于 CMOS 电源电压，通过级联或堆叠驱动器拓扑结构实现。由于 MRM 的非线性光学响应导致的上升和下降时间不等，可以通过前馈均衡 (FFE) 进行补偿。使用非线性抽头的 2 抽头前馈均衡可实现均衡眼图生成。
B. MRM 波长稳定
工艺变化和自热会导致 MRM 的光偏置点偏移。这就需要通过加热器和监控光电探测器的反馈控制来稳定 MRM 的共振波长，从而为 TX 能效增加约 0.2-1pJ/b 的开销。
4. CMOS 电路设计技术
A. 低功耗、高速 CMOS 设计技术
电路技术在实现高数据速率和低能耗方面发挥着重要的作用：
- 差分信号： 抑制共模噪声，实现高速运行。
- 高带宽晶体管： 先进的器件几何结构（如 FinFET）和电路技术（如电感峰值）对于高速运行（> 50 Gb/s）很重要。
- 时钟和数据门控 (CDG)： 在空闲期间禁用电路，降低静态功耗。
- 开关电容 (SC) 电路： 在不影响速度的前提下，有效实现预加重、滤波和其他功能。
B. PAM4 信号可提高数据传输速率
PAM4 使用四个电压电平进行数据编码，与 NRZ（非归零）信令相比，在给定符号速率下的数据传输率提高了一倍。这样就能在硅基光电子调制器的带宽限制范围内实现较高的数据传输率。PAM4 电路包括
Dirac Deltas： 为 PAM4 信号生成理想的脉冲形状。
线性度： 在所有四个电平上保持准确的电压电平，防止信号失真。
均衡： 减轻高速信道中的符号间干扰 (ISI)。
图 4. (a) 带有 2 抽头 FFE 的 MRR 的 NRZ TX 架构。 (b) 单段 MRR（黑色）[5] 和双段 MRR（蓝色）[6] 的 PAM4 TX。(c) 单段 MRR（黑色）[7]、[5] 和双段 MRR（蓝色）[7] 的输出驱动器原理图
图 5. 模拟的 112 Gb/s PAM4 光眼图，来自未补偿静态和动态非线性的 MRM [1]。
图 6. (a) 单段 MRM [6] (b) 双段 MRM [7] 的混合集成芯片照片和 40Gb/s PAM4 测量光眼图。
图 7. 基本构件。(a) 基于逆变器的跨导。(b) 紧凑型互阻抗前端。(c) gm/gm 电压增益模块 [1]。
图 8. 单端 TIA 的完整原理图 [8]。
图 9. 非对称差分线性 CMOS TIA 原理图 [9]。
图 10. TIA 芯片显微照片、模拟交流响应、测量的大信号带宽和输入参考噪声密度 [9]。
图 11. 接收器灵敏度和眼图 [9]。
5. 紧凑型高能效收发器的设计考虑因素
A. 协同封装和协同集成
将分立组件封装在 PCB 上的传统方法限制了性能和可扩展性。协同封装将硅基光电子芯片和 CMOS 驱动芯片集成在一个紧凑的模块中，减少了电气互连长度，提高了信号完整性。进一步的进步涉及到共同集成，即在单个芯片上制造两个功能层，从而实现最微型化的外形尺寸。
B. 功率传输和管理
通过片上或系统级集成的电源转换器实现高效电源传输很重要。动态电压和频率缩放（DVFS）等技术可根据流量条件进一步优化功耗。
6. 最新趋势、挑战和未来方向
A. 氮化硅波导
与硅相比，氮化硅（SiN）波导具有更低的传播损耗，有可能带来更长的传输距离和更低的功耗。氮化硅波导与硅光子器件的集成是一个活跃的研究领域。
B. 异质集成
硅基光电子技术与其他材料平台（如 III-V 化合物）的异质集成可以充分利用每个平台的优势。例如，在硅基光电子组件上集成 III-V 激光器可实现高效、高速光源。
C. 挑战与未来方向
虽然硅基光电子技术发展迅速，但挑战依然存在。这些挑战包括：
克服串扰和管理高数据速率下的功耗。
实现低驱动电压和小尺寸的高性能调制器。
开发具有成本效益的协同集成和异构集成解决方案。
未来的发展方向包括探索新材料、先进的调制格式和协同设计方法，以优化系统级性能。
结论
CMOS 和硅基光电子集成电路的混合集成为实现紧凑、节能和高带宽的光互连开启了道路。这项技术对于满足数据中心和高性能计算应用日益增长的数据通信需求非常重要。
参考文献
[1] Saxena, Vishal & Kumar, Ankur & Mishra, Shubham & Palermo, Samuel & Lakshmikumar, Kadaba. (2023). Optical Interconnects Using Hybrid Integration of CMOS and Silicon-Photonic ICs. IEEE Transactions on Circuits and Systems II: Express Briefs. PP. 1-1. 10.1109/TCSII.2023.3333864.
[2] “IMEC Silicon Photonics iSiPP50G.” [Online]. Available: https: //europractice-ic.com/technologies/photonics/imec/
[3] “Integrated Photonics Process Design Kit (PDK),” Online, Jul. 2018. [Online]. Available: http://www.aimphotonics.com/pdk/
[4] “AMF Silicon Photonics Technology.” [Online]. Available: https: //www.advmf.com/technology/
[5] A. Roshan-Zamir, B. Wang, S. Telaprolu, K. Yu, C. Li, M. A. Seyedi, M. Fiorentino, R. Beausoleil, and S. Palermo, “A 40 Gb/s PAM4 silicon microring resonator modulator transmitter in 65nm CMOS,” in 2016 IEEE Optical Interconnects Conference (OI), May 2016, pp. 8–9.
[6] A. Roshan-Zamir, B. Wang, S. Telaprolu, K. Yu, C. Li, M. A. Seyedi, M. Fiorentino, R. Beausoleil, and S. Palermo, “A two-segment optical DAC 40 Gb/s PAM4 silicon microring resonator modulator transmitter in 65nm CMOS,” in 2017 IEEE Optical Interconnects Conference (OI), 2017, pp. 5–6.
[7] H. Li, Z. Xuan, A. Titriku, C. Li, K. Yu, B. Wang, A. Shafik, N. Qi, Y. Liu, R. Ding et al., “A 25 Gb/s, 4.4 V-swing, AC-coupled ring modulator-based WDM transmitter with wavelength stabilization in 65 nm CMOS,” IEEE Journal of Solid-State Circuits, vol. 50, no. 12, pp. 3145–3159, 2015
[8] K. R. Lakshmikumar, A. Kurylak, R. K. Nandwana, B. Das, J. Pampanin, V. Boccuzzi, and P. K. Hanumolu, “High-Performance CMOS TIA for Data Center Optical Interconnects,” in IEEE BiCMOS and Compound Semiconductor Integrated Circuits and Technology Symposium (BCI-CTS). IEEE, 2022, pp. 9–16.
[9] K. Lakshmikumar, A. Kurylak, K. Nandwana, R., B. Das, J. Pampanin, M. Nrubaker, and K. Hanumolu, P., “A 7 pA/√ Hz Asymmetric Differential TIA for 100Gbps PAM-4 links with -14dBm Optical Sensitivity in 16nm CMOS,” in IEEE International Solid-State Circuits Conference- (ISSCC) Digest of Technical Papers. IEEE, 2023, pp. 206–207
微信公众号 
bilibili 
微信视频号