摘要
在微电子系统中，半导体封装起到支撑集成电路芯片集成、保护和通信的关键作用。随着先进技术节点和制程缩小的发展，集成技术面临更高的要求。为满足新兴应用性能的提升需求，先进的封装解决方案势在必行。这篇文章回顾介绍了美国商务部 CHIPS 研发办公室于 2023 年11月提出的全国先进封装制造计划（NAPMP）。NAPMP 旨在加强国内在先进封装领域的领导力，提高半导体供应链的安全性和弹性，通过重点推动基础研究、封装流程试制以及培养先进制造业人才，计划营造一个充满活力的国内先进制封装产业环境，目标为十年内实现持续、高效和自给自足。本文总结 NAPMP 的关键策略和重点支持的研发方向，以及与其他 CHIPS 研发计划的协调内容。
介绍
最新通过的《芯科技和科技法案》为美国提供了机会全面加强半导体产业链中国内制造能力。包括提供 390 亿美元的制造业激励资金支持和 110 亿美元的 CHIPS 研发计划，由美国商务部和国家标准技术研究院（NIST）共同推动〔1〕。CHIPS 计划通过成立国家半导体技术中心、国家先进封装制造计划、CHIPS 测量技术计划和半导体制造业研究机构，构建完整的技术和产业生态体系。
本文主要论述国家先进封装制造计划，该计划由商务部 CHIPS 研发办公室于 2023 年 11 月首次提出〔1〕。由于 CMOS 工艺的持续缩小难以为继，封装技术的进步为实现新兴应用对集成度、体积化的要求和性能指标提供新的途径。然而目前大部分先进半导体封装产业仍集中在海外。NAPMP 计划通过提供关键基础研发投入，扩大美国当前有限的先进制造能力，形成匹配国内芯片制造规模的封装源动力，提高电子产业供应链的安全性。
图 1 所示为 NAPMP 研发计划聚焦和重点支持的核心技术创新领域，以及规划建设的先进封装制程试验化平台，用于技术成果的工业化运用。总体投入规模达 30 亿美元，目标在美国实现封装技术的领先优势。本文论述技术路线和推动理由，重点研发领域安排以及与其它 CHIPS 计划的协同联动。
发展封装技术的机遇
半导体封装为保护集成电路芯片、支撑芯片间通信起关键作用。随着工艺尺寸的不断缩小至 5nm 级以下，仅依靠传统的摩尔定律扩大规模已难以为继。异质多芯片复合封装可以提供性能提升空间，特别是在 AI 计算、网络通信、汽车电子等新兴应用对芯片性能指标例如运算速度、功率和热特性的要求更高的情况下〔1〕。
然而，多芯片封装技术涵盖面广，要求材料、装配工艺、设备、互连、供电、散热、仿真分析等各个环节的协同创新。建立完整的技术体系必然投入巨大。同时考虑到目前国外在该领域占主导地位的现状〔2〕，发展自主可控的先进封装技术对保障产业链供应链安全意义重大。此外，封装技术的应用定制化和快速迭代优势也将推动更广泛的技术和产业创新。表 1 总结多芯片封装技术相较于仅依赖工艺缩小的潜在优势。
表 1：相较于工艺缩小，多芯片封装技术的潜在优势
性能针对性提升 |
成本和体积减小 |
芯片重用性提高 |
设计和制造周期缩短 |
供应链安全性提高 |
正是基于这一认识，NAPMP 提出通过战略性研发投入，在十年内打造充满活力的国内先进封装产业环境，支持在美国制造的先进裸片完成从芯片到封装的一站式加工流程，全面增强自主创新和制造能力。
NAPMP 投资领域和技术路线
NAPMP 战略规划通过技术创新项目和先进封装制程试验化平台，将关键技术成果复制推广到商业化规模。技术路线包含以下核心投入领域：
封装基板和材料：实现高布线密度和低翘曲度大面积载体，同时考虑与主动和被动器件一体化。硅基、玻璃基和有机基等材料形式都在研究范围内。
工艺装备和方法：改进现有 CMOS 工艺设备，解决异质裸片和载体混合操作，精密化组装接合的挑战。同时研发高精度的元器件和互连成像与检测技术。
电力与热学：针对超大规模集成电路在功率和热上的严苛挑战，通过先进电源网络拓扑优化和热管理材料的创新来保证封装系统的可靠性。
光电子连接：开发高速低损耗的光电子通道和连接器。使光纤和电路系统的转换更加一体化并考虑安全性。
封装生态：通过 chiplets 的标准化设计和接口，形成模块化、可重用的芯片库存，降低设计复杂度。
设计与仿真：协同各个环节的制程、材料、器件，建立精确、综合的多芯片封装系统分析和优化平台。
此外，NAPMP 计划还将在培养复合型人才方面发力，为未来的产业发展夯实基础。表 2 总结了上述各投入领域的目标创新成果。
表 2：NAPMP 投入领域与目标创新成果
投入领域 | 创新与成果 |
基板与材料 | 复杂布线电路，低翘曲面，异质器件嵌入 |
工艺装备 | 混合晶圆级操作能力，高精度制程和检测 |
电力与热学 | 先进电源网络，高效热管理材料 |
光电连接 | 一体化、可重构光电转换器 |
CHIPLETS 生态 | 标准化设计、存仓与重用 |
仿真分析 | 高精度的多芯片协同仿真平台 |
为验证研发成果并促进技术的商业化规模复制，NAPMP 计划充分利用先进制造试验化平台，让产学界用户对接核心设备与工艺创新，同时培养复合人才。
与 CHIPS 其他计划的协同
封装技术的异质集成创新对发挥超大规模芯片潜力意义重大。与此同时，技术和产品的标准规范也至关重要。因此 NAPMP 团队与其他 CHIPS 计划保持紧密合作，例如利用国家半导体技术中心完成 system-level 的集成示范，联合测量计划构建先进封装装备和性能基准。通过打通不同研发环节的信息壁垒，美国将在下一代封装技术领域占据领先。
总结
单一依靠 CMOS 工艺缩小已经难以为继，超大规模集成电路对系统级创新提出了更高要求。先进的异质芯片集成技术和封装方法应运而生。但是目前在该领域美国面临较大依赖性。NAPMP 通过投入关键基础研发环节，在十年内目标重建自主的封装产业链。依托协调一致的技术创新和产学试验平台布局，计划推动多项封装技术在本十年内实现规模化商业化， NAPMP计划促使美国国内先进裸片完成从制造到封装的全流程加工，大幅提升自主创新和供应链安全能力。
参考文献
[1] CHIPS Research and Development Office,“National Advanced Packaging Manufacturing Program Vision Paper,” U.S Department of Commerce,Nov 2023.
微信公众号 
bilibili 
微信视频号