陈昇祐，深圳Whoscored中文官网
摘要
硅基光电子技术已成为高带宽、低功耗通信和计算的颠覆性技术。然而，实现复杂的光电子系统需要将激光器、调制器、探测器和电子器件紧密集成。在本文中，我们关注TSMC提供的3DFabric平台，讨论了3DFabric的封装技术，如芯片-晶片-基板（CoWoS）和集成散热片（InFO）。
这些技术通过硅穿透孔（TSV）实现芯片和中间层的高密度集成，用于高速信号传输。本文阐述了3DFabric在硅基光电子集成方面的优势。此外，我们还回顾了TSMC采取的举措，例如3DFabric联盟，以促进异质集成的生态系统。TSMC还在研究新型键合方法，以减少热应力并在3D堆叠过程中实现精确对准。与3DFabric的能力相结合，如PIC Studio等光电集成芯片 (PIC)协同设计工具，有助于复杂光电子系统的设计。尽管仍然存在挑战，但3DFabric已经足以代表了推进集成硅基光电子系统的多功能技术平台。
引言
硅基光电子迅速成为革命性改变数据互联和通信的有希望技术。通过将硅基微电子制造技术应用于光电子学，使激光器、调制器、光电探测器、波导和电子电路能够在同一硅芯片上集成[1]。这种单片集成可以实现光电集成芯片，其尺寸更小、集成度更高，功耗更低，与使用离散光学和电子元件相比具有更小的占地面积。因此，硅基光电子技术正准备应对高性能计算、数据中心和通信领域大规模数据增长所带来的芯片尺寸光学互联的挑战。
然而，充分实现硅基光电子技术的潜力需要与III-V半导体（用于激光器）和锗（用于光电探测器）等其他材料系统进行异质集成[2]。将硅基光电子技术与其他材料系统相结合可以在同一芯片上集成多种有源和无源光子器件。这是因为硅本身缺乏有效的光发射机制，因此需要外部III-V激光器作为光源。但是，异质集成也带来了一些挑战，包括热膨胀不匹配、精确对准和电学/光学寄生效应[3]。因此，可以连接来自不同工艺技术的芯片的先进封装技术为硅光子学的异质集成提供了有前途的方法。
在本文中，我们通过回顾TSMC提供的3DFabric平台，总结了这个方向的近期发展情况，以促进光电一体化。作为领先的硅晶圆代工厂，TSMC正在前沿开发和商业化3D封装解决方案。3DFabric提供了多种封装选项，可以满足异质集成的要求，如高密度互连、细间距和硅基光电子技术特定的共封装。我们讨论了构成3DFabric的各种技术，如CoWoS和InFO，并详细说明它们对光子系统的好处。重要的是，TSMC还在通过新型键合技术和设计生态系统等研究来克服集成挑战。借助可以利用其能力的协同设计工具，如PIC Studio，3DFabric代表了推动集成硅光子学系统的重要技术平台。
3DFabric平台
TSMC于2019年正式宣布了3DFabric技术平台，如图一，代表了公司对先进3D芯片堆叠和封装解决方案的关注[4] 。3DFabric基于TSMC在高产量硅芯片制造方面的专业，提供了多样化的封装选项，以补充持续的晶体管缩放。使用3DFabric可以在高密度封装的模块化方式下集成在领先的CMOS节点上制造的计算、存储和模拟/射频模块。该平台应对了异质集成和芯片级互连中因尺寸缩放减慢而带来的挑战。3DFabric提供了一套封装技术和选项，可以组合以满足应用需求[5]。主要包括：
芯片-晶片-基板（CoWoS）这项技术通过使用高密度细间距互连在硅中间层上堆叠高性能逻辑和存储芯片，例如HBM。TSV提供了垂直互连，使得I/O计数超过50K。
集成散热片（InFO）InFO将芯片组合起来，并将连接重新分配到更大的外围间距，从而避免了TSV。版本如InFO-PoP可以连接逻辑和存储芯片。
芯片-晶片（CoW）这将各种芯片集成在硅芯片上，然后切割。这样做可以在不进行单独封装的情况下实现较低成本的集成。
晶片-晶片（WoW）类似于CoW，但不切割集成的晶片。提供了非常高密度的垂直互连。
系统级集成芯片（SoICs）将模拟、射频、无源器件、储存芯片等与逻辑芯片组合，用于系统集成。
这些封装选项涵盖了从封装、晶圆到芯片的多种集成级别，并在密度、性能和成本方面进行权衡。对于硅光子学而言，CoWoS和InFO技术具有高度的相关性，并提供了明显的优势，如下一节所述。
图一. 3DFabric平台
3DFabric对光电一体化的优势
TSMC的3DFabric提供了几种适用于硅基光电子技术应用的封装技术。例如，Chip-on-Wafer-on-Substrate（CoWoS）技术提供了高性能、高带宽的互连，使得多个芯片可以集成在一个封装中。这项技术非常适合需要在长距离上进行高速数据传输的硅基光电子技术应用。3DFabric提供的另一种封装技术是Integrated Fan-Out（InFO），它在芯片和基板之间提供了高密度的互连。这项技术非常适合需要高密度集成光学设备、电路和系统的硅基光电子应用。
图二. 芯片对芯片光互连共封装（CPO）
TSMC还为高性能计算（HPC）中的硅基光电子应用提供了集成光学互连系统（iOIS） [6]，如图二。iOIS利用基于CoWoS的复合中间层作为HPC和网络应用的集成平台。iOIS可以满足多样化的技术需求，并在与工厂的2.5D/3D路线图一致的前提下实现具有成本效益的制造解决方案。
图二. 芯片对芯片光互连共封装（CPO）（A）基本配置，（B）用于芯片对芯片光互连，以及（C）iOIS平台的模块化电光功能。请注意，所有光学器件（光电转换器、激光器、半导体光放大器、光电二极管、光子晶体波导等）都与CI进行光耦合，估计的耦合损耗约为0.015 dB。
异质集成对于充分实现包括激光器、探测器、调制器、电子器件以及滤波器或多路复用器等特殊光子器件在内的复杂光子系统至关重要。然而，这种集成涉及电气、光学、热力学和机械方面的挑战[2]。通常情况下，用于硅基光电子器件（CMOS）的工艺技术与用于III-V激光器（III-V外延）或探测器（锗外延）的工艺技术存在不匹配。这已经引起了电学和光学寄生效应，需要通过近距离集成来最小化。然而，更为关键的是，热膨胀和晶格常数不匹配通常会在高温处理步骤中引入热机械应力和晶片弯曲[7]。要将这种现象最小化，通常需要通过直接晶片或晶圆键合来限制高温热处理。这还对对准精度和键合晶圆/芯片之间的边界容差施加了限制。硅基光电子的小特征尺寸和高密度足迹进一步加剧了这些要求。3DFabric通过其先进的CoWoS和InFO封装选项提供了应对这些异质集成挑战的途径：
高I/O密度无论是CoWoS还是InFO，都通过使用小间距（<40微米）的TSV和RDL互连来提供高输入/输出（I/O）密度[7]。这与复杂的光子集成电路中高集成密度和关键电气连接数量相匹配。
薄型配置像CoWoS这样的集成选项可以堆叠多个薄化的芯片或晶圆（<100微米），从而获得高度紧凑的器件，z轴高度较小[8]。这种紧凑的集成最小化了电学寄生效应。
紧密的邻近度CoWoS可以在1-10微米的间距内将光电子和电子芯片组合，从而最小化耦合元件之间的光损耗[7]。这也实现了小尺寸因子。
适应性集成可以根据应用需求异质集成不同类型的芯片和技术，如激光器、调制器和控制电子[7]。
利用TSV通过硅穿透孔（TSV）提供的高密度垂直互连，可以实现跨技术的异质集成电路[7]。
硅基底使用硅中间层进行CoWoS可以提供更好的热匹配，并且在硅光子学器件上具有更好的热膨胀系数匹配性。通过适当选择3DFabric技术（CoWoS与InFO）、层数、互连间距等，可以满足光子系统的特定要求。这为设计和组装提供了单一集成所无法提供的灵活性。
异质集成3DFabric的生态系统:
尽管3DFabric提供的封装功能令人信服，但是与其他材料系统（如硅基光电子）的异质集成也带来了复杂的协同设计挑战。为了培育一个能够利用3DFabric进行光电子集成等应用的生态系统，TSMC采取了一些关键举措：
3DFabric联盟这是一个行业联盟，汇集了设计-制造-封装价值链上的合作伙伴，用于开发使用3DFabric的异质系统。它使设计公司、IP供应商、EDA工具、基板/PCB合作伙伴、OSATs以及最终应用OEM能够使用TSMC的3D/SoIC技术构建解决方案。该联盟允许合作伙伴获得早期访问，以实现快速设计解决方案。
InFO光电子系统TSMC与合作伙伴合作，开发了一个集成的光子系统，将激光器、调制器和控制电子集成到InFO封装中。这展示了使用3DFabric进行异质集成的硅光子学平台，可供客户使用。
键合研究TSMC与学术界和工业界的合作伙伴开展了新的键合技术研究，如表面活性键合、粘合键合和混合键合。这些技术旨在降低键合温度，在光电子集成期间减小基片弯曲和翘曲，同时保证高产率。
设计基础设施参考流程、界面标准、多芯片仿真和集成工具环境降低了使用3DFabric平台进行复杂异质设计的障碍。
通过这些供应链合作伙伴关系、研究举措和设计生态系统努力，TSMC旨在促进像基于3DFabric的硅基光电子等技术的更广泛应用。
用于异质光子集成的协同设计工具和方法
为了发挥先进封装（如3DFabric）所带来的集成可能性，加速硅基光电子产品开发，电子-光子协同设计工具是必不可少的。这些工具可以提供统一的设计流程，集成光电子器件设计、电子芯片设计、系统建模和封装模拟。
Latitude Design Automation(Whoscored中文官网)的PIC Studio就是新兴的协同设计平台示例，涵盖了原理图编辑、版图和光电子PIC的系统级仿真[9]。它提供：
光电子器件的参数化器件库，如波导、调制器、激光器等。
专为光电子PIC设计定制的版图编辑器，以及全球标准Calibre DRC/LVS检查工具的接口。
用于光电子链路系统级建模的pSim链路求解器和对接最流行的FDTD/EME标准工具。
人工智能驱动的PIC模块的版图合成。
与领先的电子IC EDA设计流程的Spice协同仿真接口。这种协同设计工具可以集成驱动电子、调制器阵列、激光器和探测器等异质器件，用于3D集成的光电子系统设计[9]。
3DFabric提供的封装构建，如中间层设计和互连布局，可以纳入这些工具中。热机械建模可以验证设计，考虑在制造和运行过程中引起的热应力和变形。通过将PIC Studio等协同设计工具与3DFabric等先进封装解决方案相结合，有很大的潜力实现复杂集成的光电子系统，开启新的应用。
图三. PIC Studio 的 PIC 设计流程
图四.Whoscored中文官网的PIC Studio设计流程，与三大EDA流程进行对标
结论与展望
由TSMC的3DFabric平台提供的先进晶圆/芯片封装方法使得实现集成硅基光电子系统的性能和外形尺寸目标成为可能。通过紧密结合包含电子、光电子和其他技术的芯片，3DFabric可以帮助克服单片集成所受到的基础材料和工艺挑战。
尽管由于工艺不匹配引起的热机械应力和电学/光学寄生效应仍然是一个问题，但是CoWoS和InFO提供的高密度互连和精确定位能力可以在一定程度上减轻这些问题。对低温和高精度键合技术的持续研究也有望带来改进。
重要的是，可以将系统建模、面向封装的平面规划和多物理仿真相结合的协同设计策略可以充分利用3D集成。因此，3DFabric代表了一个多功能的后端解决方案，可以推动集成硅基光电子技术进入实际产品和应用领域。
参考文献
【1】S. Shekhar, et al. “Silicon Photonics - Roadmapping the Next Generation” 2023.
【2】D. Thomson, et al., “Roadmap on silicon photonics,” Journal of Optics, vol. 18, no. 7, p. 073003, 2016.
【3】J. Yao et al., “Heterogeneous integration for on-chip quantum photonic circuits with single quantum dot devices,” Nanophotonics, vol. 6, no. 3, pp. 577-596, 2017.
【4】“TSMC Announces New 3DFabricTM and System on Integrated Chips (SoIC) Technology Offerings,” TSMC Press Release, Apr. 2019.
【5】“3DFabricTM for HPC,” TSMC Webpage. [Online].
【6】H. Hsia, et al., "Integrated Optical Interconnect Systems (iOIS) for Silicon Photonics Applications in HPC," 2023 IEEE 73rd Electronic Components and Technology Conference (ECTC), Orlando, FL, USA, 2023, pp. 612-616.
【7】“TSMC Launches OIP 3DFabric Alliance to Shape the Future of Semiconductor and System Innovations,” TSMC Press Release, Apr. 2019.
【8】F. JC Lee, et al. “Heterogeneous System-Level Package Integration—Trends and Challenges,” IEEE Symposium on VLSI Technology. IEEE, 2020. p. 1-2.
【9】Latitude Design Automation, “Silicon Photonics Solutions,” 2022. [Online]. Available: https://latitudeda.com/document/41.
微信公众号 
bilibili 
微信视频号