Whoscored(中国·中文)官网-专注足球数据分析的专业平台

(连载 - 1/2)

Whoscored中文官网 | 编译自 2023 IEEE 73rd Electronic Components and Technology Conference (ECTC)

摘要

本文是首次将3DFabric平台用于计算和通信系统的集成光互联系统（iOIS）。我们建议使用第二代COUPE（iOIS_COUPE2.0）作为光引擎，并使用基于CoWoS的复合光引擎。我们建议使用第二代COUPE（iOIS_COUPE2.0）作为光引擎，与 CoWoS的复合中介层（iOIS_CI）共同作为HPC和网络应用的集成平台。在COUPE2.0中，垂直宽带耦合器与嵌入式微透镜集成在一起，其损耗为0.3dB，对齐公差为10μm。而在CI中，高度集成的电气和光学互连层可提供电气和光学耦合，在ASIC与光引擎（OE）之间，其电气带宽密度为37.2倍, 能耗为0.19倍（与传统的MCM解决方案与基于微凸块的OE相比）。集成的单模光路由层的传播损耗为0.21分贝/厘米，90度弯曲损耗为0.009分贝/圈。多层波导系统的特点是相邻层之间的过渡损耗为0.015 dB，海滨（beachfront）带宽密度高达44.9Tbps/mm，单通道数据速率为100 Gbps。COUPE2.0和CI之间专门设计的光学接口不仅耦合损耗低至0.015 dB，而且还为未来各种非硅基光电子功能块的异构集成铺平了道路。COUPE2.0中的宽带垂直耦合器和CI中的波导系统无缝集成，为CPO光学系统提供了性能和灵活性。性能和灵活性。作为基于3DFabric的CPO解决方案，iOIS可以满足多样化的技术需求，并提供具有成本效益的可制造解决方案。并与代工厂的2.5D/3D路线图保持一致。

一、 引言

硅基光电子技术以其高带宽和低损耗的特点，逐渐取代了铜互连网络，从电信网络、数据中心间/中心内的通信网络，甚至到封装内网络，以服务于网络、高性能计算和分解计算应用。上述所有系统都由三个部分组成：源ASIC及其相关OE、目标ASIC及其相关OE， 以及连接源和目标OE的光通道。光通道可以是光纤和/或光波导。对于传输距离超过几米的通信，光纤因其传播损耗低，似乎是不二之选。另一方面，对于传输距离较短的通信，光波导的带宽密度要高得多。当OE和相应的ASIC集成在同一个封装中时，我们称这种系统为共封装光学系统（CPO）[1], [2]。

我们提出的CPO系统是一种高效的CPO系统，包括：

(1) 高性能/低损耗OECOUPE2.0；

(2) ASIC和OE之间的高带宽密度电气互连，以及；

(3) OE 之间具有低耦合损耗、低传播损耗和高带宽密度的光通道。

在本文中，我们将讨论COUPE2.0和CI，以及它们如何协同工作，从而形成我们的CPO解决方案 - iOIS。

二、 COUPE2.0

A. 一般 OE 结构

OE由电子集成电路(EIC)和光子集成电路(PIC)组成，将电信号转换为光信号，反之亦然。有四种高性能OE结构：单片式、3D堆叠（不含TSV）、3D堆叠（含 uBump和TSV）以及3D堆叠（含SoIC bond和TSV）。详见图1(A)-(D)。单片 OE迫使EIC和PIC采用相同的技术节点，因此随着带宽要求的提高，单片OE在经济上几乎不可行。采用微凸块的3D堆叠技术从长远来看无法满足性能扩展要求，这是由于凸点或导线的寄生效应。基于OE的SoIC是SoIC键合的首选技术，它能最大限度地减少EIC-PIC接口上的寄生效应，从而提高性能，在功耗和性能方面表现出色。

图 1. 四种高性能OE结构：(A) 单片，(B) 无 TSV的3D堆叠，(C) 含 uBump 和 TSV 的3D堆叠，以及 (D) 含 SoIC bond 和 TSV 的3D堆叠。堆叠（带 SoIC键和 TSV）。类型 (A) 迫使 EIC和PIC采用相同的技术节点 因此，由于带宽要求增加，在经济上几乎不可行。类型 (B) 和 (C) 由于凸点或导线寄生，从长远来看无法满足性能扩展要求。类型 (D) 是 SoIC 键合的首选技术，它最大限度地减少了EIC-PIC接口的寄生效应，因此在功耗和性能方面表现出色。请注意，图中的光纤仅供参考。没有说明光纤耦合器（GC/EC）的类型。

紧凑型通用光子引擎（COUPE）采用SoIC键合[3]作为EIC和PIC之间的电气接口，可以提供更高的性能，同时将寄生效应降至最低。与采用微凸块作为EIC-PIC的传统OE相比，采用微凸块作为EIC-PIC接口的传统OE相比采用微凸块作为EIC-PIC接口的传统OE性能更优，寄生极小，因此成为OE的首选技术[4]。

B. 带有垂直宽带耦合器的COUPE2.0

PIC上的光纤耦合器及其匹配的光纤阵列单元（FAU）在光纤作为OE到OE的光通道时起着至关重要的作用。在这种情况下，边缘耦合器（EC）和光栅耦合器（GC）这两种最常见的光纤耦合器具有各自的优势和挑战。水平耦合器或EC本质上是一种宽带耦合器，因此适合波分复用应用。然而，其较小的光斑尺寸对光纤对准公差有严格要求，这通常会导致在FAU组装阶段增加成本和周期时间。对于垂直耦合器或GC，较大的光斑尺寸（约 10 μm）产生了更大的对准公差，因此，FAU组装阶段的制造成本通常较低。与EC只能在OE边缘安装单排光纤，而GC具有更大的安装灵活性，可以设计成阵列形式，以增加滩面带宽密度。不过，GC不能用作宽带耦合器，因为光栅间距与波长有关。二维GC可同时处理TE和TM模式，但效率低于一维GC。

在COUPE2.0 中，设计了一种新型垂直宽带耦合器（BBC），该耦合器结合了GC和EC的优点，可有效实现波分复用，并进一步缩小OE的尺寸。作为一种垂直耦合器，它与多排垂直FAU兼容，插入损耗为-0.3dB，对准误差为10 μm。

高性能偏振分束器和旋转器（PBSR）可与该垂直BBC集成。FAU校准容差可扩展至大于20 μm，只要适当的微透镜和FAU设计。通过禁用光束偏转机制，该BBC还可用作高性能的水平光纤耦合器。

C. OE在CPO中的应用

通过在同一封装上集成OE和ASIC，CPO可以提供更高的带宽并降低功耗。

在数据中心网络应用中，OE可作为其主ASIC（以太网交换机）的光IO（图2 A）。在这种应用中，多个OE被放置在交换机周围，并且无需在OE之间进行封装内互连。在这种配置中，OE和以太网交换机需要靠近，以降低系统功耗。OE还需要高的光纤的海滨带宽密度，以保持合理的封装尺寸。

图 2. CPO 的各种配置：(A) 以太网交换机，通常用作数据中心的机架顶部 (TOR) 交换机，多个 OE 电连接到以太网交换机。(B) 与相关内存电气连接的独立计算单元。OE与计算单元电气连接，作为光 IO与其他独立计算单元联网，用于系统扩展/输出。(C) 和(D)是 (B)的分解形式，用于更好地分配资源。(E)提供了多个本地OE，用于封装内光互联，和一个用于封装间系统扩展的全局OE。

带电连接内存的独立计算单元也可使用相关的OE进行系统扩展（图2 (B)）。如果设计得当，这种配置可以有效、灵活地扩展相干高性能计算系统的边界。图2 (C)和(D)是(B)的分解形式，用于更好地分配资源。在上述所有应用中，都使用OE作为封装内部的光IO。在这些系统中，我们需要(1)高密度的ASIC-Memory、ASIC-OE或Memory-OE的高密度电气互连，以及(2)具有高带宽密度的高能效OE光纤的海滨带宽密度。

图2.(D)和(E)是多个计算单元通过内互连网络相互通信的高性能计算系统的示例。在这些设计中，1级OE（或本地OE）用于封装内光互连，波导被用作光通道、而第2级OE（或全局OE）则用于封装间的系统扩展，其中光纤被用作光通道。图2. (D)使用与计算单元相同类型的ASIC进行同质集成，而图2（E）可兼容各种类型的芯片（CPU、GPU、内存等），实现异构集成。在这两种配置中，CPO不仅需要提供高密度的电气互连，还需要提供高密度的光互连网络。对光电互联的需要，导致我们选择了集成平台是复合中介层(iOIS_CI)。

(第一部分完)