集成光子技术有望推动摩尔定律的下一波发展。要实现这一目标需要什么？
芯片制造商不断寻找新的方法来解决功耗问题，并处理日益增长的数据量，将光子学元件集成到半导体中的做法越来越受到重视，特别是在异构多芯片封装中。
自从Dennard缩放（发生在 90nm 节点附近）法结束以来，功耗一直是一个日益受到关注的问题。每平方毫米的晶体管更多，导线更细，这会增加电阻和电容并产生热量。与此同时，需要处理和移动的数据量持续增长，因此各种处理器单元、存储器和I/O的使用比过去更加密集。这使得移动数据、在需要地点提供足够的功率以及散热变得格外突出。
光子学提供了一个潜在的解决方案。事实上，它可以提供一个阶梯式的功能改进，为受限于固定功率预算和铜互连的新应用打开大门。
"使用铜信号进行通信的成本越来越令人望而却步，"Ansys的产品管理总监James Pond说，"电气互连的挑战是，随着性能或应用范围的提高，电力成本也会上升。而行业的发展使得电气互连对功率的消耗将在几年内达到极限。"
直到最近，“光进铜退”还有成本的顾虑。“而当（芯片引入）光子元件的成本低于铜的成本时，它就会变得非常有趣，”Cadence杰出工程师Gilles Lamant说。
我们接近那个点了吗？为了回答这个问题，有必要看一下行业内的其他发展。
掩膜限制（Reticle Limit）定义了光刻机可以蚀刻的最大尺寸。对于用于生产大部分芯片的193纳米浸入式步进机来说，这个极限是33×26，略高于800mm²。同时，就许多公司或设计类型的成本效益而言，摩尔定律正在放缓。这意味着在一块硅片上可以经济地制造的晶体管数量正在达到其极限。
摩尔定律的下一阶段需将器件开始成为多芯片模组的组件之一，而业界一直在投资这项技术。大多数高端CPU/GPU、FPGA和人工智能处理器中都有其专用版本。随着行业应用的增加，问题正在得到解决，成本正在下降，从而确保市场潜能逐步释放。
多个芯片的异构集成指向了小芯片的概念。这些是预先设计和制造的功能部件，然后进行光电混合集成封装，与芯片在PCB上的组装方式基本类似。在这一概念在业界广泛应用之前，必须要克服几个挑战，也就是为此建立一些行业标准，包括技术上的，财务或法律上的，以确保这些标准化的产品在下游厂商被广泛接受。
Chiplet技术也将有助于电子元件与其他物理场元件的异构集成（图示）。我们已经看到了视频传感器芯片将光学层和电子层使用晶圆基板粘接技术集成在一起，该技术及其实现的巨大产能自2016年以来得到了充分验证。
微信公众号 
bilibili 
微信视频号