今年3月推出的UCIe（Universal Chiplet Interconnect Express）标准是一种新的Die-to-Die互连标准，用于芯片之间的高带宽、低延迟、节能和经济高效的连接。它也是第一个与光链接兼容的接口规范。Ayar Labs的TeraPHY™光学I/O芯片采用高级接口总线（AIB）接口，是第一个“兼容UCIe”的光学互连方案，有望在下一个计算时代实现分解式系统（Disaggregated System)架构。
向新的分解式系统设计的转变
大型计算系统通常采用计算和内存资源紧密耦合的架构，以实现性能最大化。当通过铜线互连进行电子连接时，诸如CPU、GPU和内存等组件必须紧密地放置在一起。这种硬件密度导致了冷却和能源问题，而持续的带宽瓶颈限制了处理器之间和内存的性能。这些问题在运算密集型应用中会更加严重，如HPC、AI和运算密集型数据分析。
如今，人们正在研究带有光学互连的新的分解式系统架构，以解耦服务器中的元素，如处理器、内存、加速器和存储等，从而实现灵活和动态的资源分配或可组合性，以满足每个特定工作负荷的需求。
Ayar Labs解决方案架构高级总监Nhat Nguyen解释说：“分解式架构要求内存和处理器之间进行长距离通信，集合资源意味着内存、GPU和CPU都各自在自己的位置上，以便灵活地将特定资源映射到特定工作负荷上。光学互连允许片外信号进行长距离传输。”
UCIe：一种芯片互连解决方案
UCIe是一种新的Die-to-Die互连标准，用于实现芯片之间的高带宽、低延迟、节能和经济高效的连接。开发UCIe是因为芯片设计正面临着光刻机可处理的极限尺寸 (die reticle limit)的限制。
英特尔公司发起了UCIe 1.0，共有十个成员组织采纳了该规范，包括AMD、Arm、ASE集团、谷歌云、英特尔、Meta、微软、高通、三星和台积电。目前与UCIe竞争的标准有OpenHBI、线束（BoW）和OIF XSR。
与其他标准相比，UCIe具有多项优势，包括：
• 能够对来自不同来源的芯片进行封装，包括不同的晶圆厂、设计以及加工和封装技术，能够在单一的芯片系统（SoC）中进行无缝互操作。
• 提供了一个明确的扩展路线图，以满足对更高带宽和岸线密度的需求。
• 提供了一个从头到尾与光链接兼容的接口。
• UCIe能够将PCIe和Computer Express Link（CXL）协议在板级层面原生地映射到计算的所有部分。
Ayar Labs产品负责人Uday Poosarla表示：“与其他标准相比，UCIe具有明显的优势，包括可扩展性、互操作性和灵活性。UCIe是第一个将光学技术纳入芯片间互连的标准。CW-WDM MSA是另一个新标准，它为光学连接提供了一个很好的框架，是对UCIe标准的补充。”
使用新的UCIe标准实现光学互连
Ayar Labs致力于将光I/O引入数据中心，以消除铜线互连的“最后一英里”，并解决带宽密度和扩展问题。Ayar Labs率先推出了使用高级接口总线（AIB）作为接口的光学芯片。UCIe是AIB接口的演进，因此Ayar Labs目前基于AIB的光学芯片与UCIe标准兼容。Ayar Labs的解决方案包括TeraPHY™封装内IO芯片和SuperNova™激光光源，它们可以被整合到符合UCIe标准的芯片封装中。每个TeraPHY芯片可提供高达每秒2TB的I/O性能，这相当于64条PCIe Gen5通道。
除了作为UCIe的贡献成员外，Ayar Labs还是CW-WDM MSA联盟的创始成员，该联盟致力于定义和推广多波长高级集成光学技术的规范。该MSA规范是对UCIe的有益补充，并可能有助于促进芯片生态系统中集成光学器件光源的凝聚力。
微信公众号 
bilibili 
微信视频号