三、电子接口
为了展示所提出的COUPE技术的高数据率和低功耗，我们考虑了不同的集成技术：采用引线连接的微凸块3D堆叠和采用TSV的微凸块3D堆叠，并分别与COUPE技术进行了比较。首先，对这些不同技术的EIC到PIC接口的寄生元件和损耗进行了估计。然后，对COUPE EIC的电力传输网络（PDN）进行了建模。最后，对光子引擎（PE）的系统功耗和数据速率进行了演示。
A.EIC到PIC接口的寄生效应和损耗
图5显示了EIC到PIC接口的一些凹凸图，对应于一个收发器到接收器的路径。S+/S-是EIC和PIC之间的信号连接点，VDD是连接到EIC的电源点，我们提取了信号连接点的界面寄生电容，图6显示了微凸块3D堆叠和COUPE的寄生电容比较。寄生电容随着凸点间距的减小而减小，因为轨迹到MOD的路径长度可以减小。请注意，小凸点间距COUPE接口的寄生电容比微凸块3D堆叠低85%。此外，计算EIC到PIC接口的插入损耗和回波损耗如图7所示。COUPE接口在28GHz时的回波损耗为46 dB，插入损耗为0.04 dB，而微凸块3D堆叠在28GHz时的回波损耗为25dB，插入损耗为0.25dB。以上表明，COUPE比微凸块3D堆叠提供了更低的寄生电容和更低的插入损耗。
图5.EIC到PIC接口模拟结构。S+/S-是EIC和PIC之间的信号连接点。
图6.EIC到PIC接口的寄生效应比较。
图7.EIC到PIC接口插入损耗和回波损耗比较。
B.EIC的PDN性能
对于高数据速率的PE来说，从基板到EIC的PDN对系统的功耗是非常重要的。本章节研究了三种不同PE封装的PDN阻抗。请注意，三种封装技术分别是：1.具有微凸块3D堆叠的EIC到PIC，带500微米长的电源引线向EIC供电；2.具有微凸块3D堆叠的EIC到PIC，带100微米长的TSV向EIC供电；3.COUPE。利用ANSYS HFSS软件提取三种不同PE封装的S参数来分析封装PDN阻抗。在分析封装PDN阻抗时，考虑了带有片上电容器（On-Die Capacitor, ODC）的EIC。图8表明，COUPE的PDN阻抗比带TSV的微凸块3D堆叠减少51%，比引线连接的微凸块3D堆叠减少92%。因此，COUPE能够有效降低封装PDN阻抗。
图8.光子引擎封装的PDN阻抗。
C.光子引擎的功耗
图9显示了PE的等效电路，该等效电路由EIC、EIC-PIC互连和PIC组成。EIC模块具有基于TSMC N5反相器为基础的驱动器和封装PDN阻抗，该PDN阻抗是从第四章B中得到的。三种封装的EIC到PIC互连S-参数是从第四章A中得到的，PIC（TSMC N65）中的MRM用于功耗分析。注意，MRM可以用等效电路中的RC元件建模，并由基于反相器的驱动器驱动。COX代表埋置氧化物的电容，RSi代表硅基底的电阻，Rpn代表PN结的电阻，Cpn代表PN结的电容。将光子引擎的发射器部分作为光链路，用来研究互连效应对光子引擎功耗和数据速率的影响。
图9.光子引擎等效电路
封装PDN阻抗的波形直接影响到光子引擎的功耗。首先，使用HSPICE工具进行封装PDN阻抗波形分析。电源路径从基板开始，经过PDN到反相器驱动器，如等效电路所示。图10显示，带有引线连接的微凸块由于更大的封装PDN阻抗而产生了较大的电源噪声。另一方面，与带TSV的微凸块和带引线连接的微凸块相比，COUPE为驱动器提供了更加稳定的电源。
PIC中的MOD由基于反相器的驱动器驱动。负载包括MRM、静电放电（ESD）保护和EIC—PIC互连。图11显示了三种封装的发射器的功耗与数据速率之间的关系。随着反相器驱动器数据速率从10 Gbps增加到60 Gbps，无论使用哪种封装技术，PE的功耗都会越来越大。引线连接微凸块和TSV微凸块的功耗趋势相似，因为它们的EIC到PIC接口都是微凸块集成。另一方面，当速度固定在50 Gbps时，COUPE技术可以比其他封装技术多节省40%的功率，因为其寄生效应较低。此外，与其他封装技术相比，COUPE还可以在相同功耗下提高170%的速度增益。
图10.电源性能
图11.光子引擎的发射器功耗
微信公众号 
bilibili 
微信视频号