Whoscored(中国·中文)官网-专注足球数据分析的专业平台

电力和电动车市场需要 GaN 集成电路芯片

对于电动车和功率设备，设备制造商正在努力开发 GaN 集成电路芯片。

使用分立 GaN 器件构建的电路可以完成工作，但完全集成的 GaN 集成电路仍然是最终目标，因为它们将提供许多与硅集成电路相同的优势。

这些优势包括随着电路占位面积的扩大而降低成本，以及通过更短的互连降低寄生电阻和电容。此外，改进的器件性能使 GaN 控制逻辑能够处理更多的电路功能——在单个晶圆上集成完整的系统，就可以获得我们熟悉的其他半导体芯片市场相同的规模经济。

GaN 的 3.4 eV 大带隙使其具有比硅更高的击穿电压，并具有低开关和传导损耗。电动汽车等大功率应用需要复杂的电源管理电路，而这些电路尚未在 GaN 中实现。但该材料也非常适合多种低功率应用。这就是 GaN 在 LED 照明应用中占据主流的成功因素，它已被证明是一种具有成本效益的材料，是可以构建其他应用的制造基础。

图片1.png

图 1：GaN-on-SOI 平台可实现利用深沟槽隔离、衬底接触和 RDL 的单片集成器件。资料来源：IMEC

二维电子（和电穴）气

GaN 高电子迁移率晶体管 (HEMT) 在许多重要方面与硅 MOSFET 不同。虽然精心控制数量的碳充当掺杂剂，但电荷传输主要取决于二维“电子气”（2DEG）的形成。AlGaN 和 GaN 界面处的拉伸应变，导致界面区域的自发极化，以及界面处能带结构的不连续性。电子迁移率很高 - 在极化区域内约为 1,500 cm2/Vs - 但在该区域外低，这就有效地将载流子限制在界面附近。

然后，2DEG 形成器件通道。它位于电容器的两个极板之间。在耗尽型器件（depletion mode devices）中，当顶板（栅极）为正时，它会在对面的板上感应出正电荷。负载流子（电子）从通道中耗尽并在两个板上积聚，电导率下降。耗尽模式设备通常处于开启状态。当栅极电压小于阈值电压时，电流会流动。

相反，对于增强型器件（enhancement mode devices），栅极上的正电荷将电子从 p 掺杂的块状材料拉入沟道。增强模式器件通常处于关闭状态。当栅极电压小于阈值电压时，没有电流流动。特别是在功率器件中，使用常开晶体管会带来安全风险，因为即使控制电路出现故障，电流也会继续流动。出于这个原因，人们更愿意选用增强型器件。

虽然常开和常关器件的可用性允许实现逻辑门，但增强型和耗尽型器件都依赖于电子的流动。事实上，虽然增强型器件在栅极和 AlGaN 势垒之间放置了 p-GaN 层，但电流路径上没有 p 掺杂材料，GaN 沟道中也没有pn 结。目前也没有任何商业上可行的 p 沟道 GaN 晶体管。原因是 GaN 空穴迁移率很低，只有10 到20 cm2/Vs。在 12 月的 IEEE 电子器件会议上，加州大学圣巴巴拉分校 (UCSB) 的 Aditya Raj 解释说，一些研究人员已经使用基于 AlInGaN 的异质结展示了二维空穴气体。不幸的是，获得足够的电流需要更高的电荷密度，范围在 5 x 10¹³ /cm ²。

没有 p-GaN 器件，做CMOS 逻辑是不可能的。相反，IMEC 的半导体工艺工程师 Thibault Cosnier 解释说，GaN 电路依赖于电阻晶体管逻辑 (RTL) 和直接耦合 FET 逻辑 (DCFL)。RTL 需要在开关时间和静态功耗之间进行权衡，在 DCFL 设计中用耗尽型 HEMT 替换电阻，可以在一定程度上缓解这种情况。IMEC的小组报告说，他们能够生产在高达 200V 的工作电压下具有低泄漏和良好稳定性的逻辑电路。

采用分立 GaN 组件构建的电路如今表现良好，但完全集成的 GaN 集成电路芯片将提供理想的成本和性能优势，就像硅集成 CMOS 芯片一样。为此，制造商正在追求硅圆片上 GaN 集成电路的增长。

用于隔离和堆叠通道的工程晶圆

硅晶圆上的GaN 不仅有助于与硅晶体管的集成，而且还推动了行业所需的 200mm 工艺能力的开发，以便支持纯 GaN 电路。

GaN 具有与硅不同的晶格尺寸和热膨胀特性，这意味着将两者结合在一个冷却时会变平的晶片中，需要一系列工程缓冲层，其厚度控制在纳米范围内，IMEC的GaN技术项目总监Stefaan Decoutere 如是说。所得晶圆具有复杂且重叠的晶格应变场，这是 GaN 集成不可避免的方面。载流子陷阱、位错和其他缺陷有可能在最终结构的许多内部界面处堆积。

图片2.jpg

图 2：高压元件的横截面显示增强型 GaN HEMT (a)、耗尽型 MIS HEMT (b) 和肖特基势垒二极管 (c)。稳定的器件在高达 200 V 的电压下工作，并建立在 200 毫米 GaN-on-SOI 晶圆上。资料来源：IMEC

但是，一旦存在用于极其精确地沉积 GaN 和相关化合物的工艺，工程超晶格就可以扩展潜在器件结构库。正如硅 IC 制造商正在研究堆叠纳米片设计以增加器件电流一样，堆叠通道设计可能有助于 p-GaN 器件获得足够的电流。UCSB 小组报告了基于镁掺杂 GaN/AlGaN 超晶格的具有七个平行通道的 GaN PFET 的可喜成果。

虽然在单个晶圆上集成多个 GaN 器件可以减少互连寄生效应，但重要的是要记住，硅其实是导电衬底。GaN 集成增加了相邻器件之间相互作用和串扰的可能性。当在同一衬底上制造高电流和低电流元件时，良好的电气隔离尤为重要。香港科技大学的 Gang Lyu 及其同事提出了一种工程衬底，该衬底在 n 掺杂硅之上具有高度掺杂的 p+ 硅，然后是 GaN 缓冲结构。这种设计将 pn 二极管垂直放置在 GaN 器件层上，GaN 器件层被深沟槽隔离区分成岛状。p+ 岛允许每个 GaN 晶体管的本地源到硅的连接，背面触点与总线电压相连，而 pn 结将晶体管与干扰隔离开来。

为可靠的未来管理故障

尽管 GaN 集成电路距离商业化还有很长的路要走，但影响电路性能和可靠性的一些问题正在变得清晰起来。例如，正如德州仪器 (TI) 的 GaN 功率工艺集成工程师 Dong Seup Lee 在 IEDM 上解释的那样，由于功率器件必须管理比逻辑器件更大的电场，它们更容易受到各种场诱发故障的影响。GaN 具有高密度的表面态，因为它缺乏高质量的原生氧化物。他补充说，栅极和其他金属界面附近的高电场可以将电子驱动到这些状态。然后，GaN 表面的俘获电子无法承载沟道电流，耗尽宽度发生变化，电阻上升——这可能最终导致器件故障。

此外，GaN 本身可能会发生故障。GaN是一种极性材料。高电场会引起晶格应变，最终导致缺陷形成和电流泄漏路径。Lee 警告器件设计人员，由于栅极边缘和源电极附近的电流集中，可能会导致击穿。在可能存在大电场但电流不流动的断态器件中，日本国家先进工业科学技术研究所的研究人员观察到类似于介电击穿的突发破坏性击穿事件。为了防止击穿事件，他们建议将 SiC 二极管集成到器件基板中，为多余的累积电荷创建替代电流路径。

结论

从单个 GaN 器件到GaN 集成电路，以及从实验室概念验证到商业应用的转变，不可避免地将可靠性和工作包络（operating envelope）问题带到了最前沿。研究人员和工程师正在解决 GaN 的独特问题，电动车和功率器件市场的强大拉动应该会确保获得可制造的解决方案。

免责声明 ______________________

本文注明来源为其他媒体或网站的文/图等稿件均为转载或编译。如涉及版权问题，请联系我们处理。最终解释权归本公众号所有。