Whoscored(中国·中文)官网-专注足球数据分析的专业平台

引言

人工智能模型规模的指数级增长在数据中心互连方面造成了瓶颈。随着AI训练和推理工作负载持续扩展，连接处理器、内存和加速器的scale-out和scale-up互连Fabric必须实现大幅演进。下一代可插拔光学器件和光电共封装(CPO)正准备采用每通道400 Gbps的信号速率，这要求调制器和光电探测器技术实现根本性进步。本文探讨紧凑型硅基光电子器件的最新发展，这些器件旨在满足苛刻的性能要求，同时保持与先进半导体制造工艺的兼容性[1]。

紧凑型高速调制器的挑战

基于薄膜铌酸锂、钽酸锂和硅-有机混合结构的传统Pockels效应调制器已展示出优异的性能指标，带宽超过100 GHz，调制效率低于5V，光学损耗小于1 dB。然而，这些技术在CPO和光学I/O应用中面临显着的集成挑战。器件占用面积大，通常超过5 mm，加上锂材料潜在的污染问题，使其难以在前段工艺制造设施中与基于铜的先进混合键合集成。此外，硅-有机混合器件在加工过程中对热预算施加了严格限制。这些约束促使业界将重点转向更紧凑的器件架构，芯片面积占用小于1 mm，同时保持前段工艺兼容性。

图1：锗硅Franz-Keldysh电吸收调制器的横截面示意图，显示了二氧化硅基底上围绕有源锗硅层的N型和P型掺杂区域的器件结构。

图2：锗硅FK EAM的电场仿真展示了施加偏压下的场分布，强度范围从1.000e+04到1.500e+05 V/cm横跨整个器件结构。

锗硅电吸收调制器

锗硅Franz-Keldysh电吸收调制器代表了一项成熟的技术，利用与集成锗光电探测器相同的外延生长工艺。在过去十五年中，多个研究团队已展示锗硅FK EAM具有超过50 GHz的调制带宽、约4到5 dB的消光比以及4到8 dB之间的插入损耗。发射器功率代价定义为逻辑1和逻辑0的光功率差除以两倍输入功率，通常在9到12 dB范围内。这些器件提供跨越30到40 nm的1 dB光学工作窗口，在温度变化达50 K时仍能保持稳定性。主要限制在于波长覆盖范围，仍局限于光谱的C波段或L波段部分。

最近的进展通过仔细优化阻容寄生参数，将锗EAM的调制带宽推至关键的100 GHz阈值之上。最新的C波段锗硅FK EAM实现了超过100 GHz的带宽，同时保持同类最佳的消光比和插入损耗，在2 Vpp驱动摆幅下均为4 dB。这代表了紧凑型调制器性能的一个重要里程碑。

图3：锗硅FK EAM的S21电光频率响应显示带宽超过100 GHz，归一化响应在不同偏置电压下从0到110 GHz绘制。

图4：静态电光响应特性展示了在1520到1580 nm波长范围内约4 dB的消光比、4 dB的插入损耗和约9 dB的发射器功率代价。

为验证每通道400 Gbps传输的潜力，EAM被集成到PAM-4强度调制直接检测链路中。器件通过带有偏置T的110 GHz射频探针进行电接触，由高速任意波形发生器直接驱动。测试信号由PRBS15位序列组成，映射到四电平符号，并使用滚降因子为0.05的根升余弦滤波器进行脉冲整形。在上采样以匹配AWG采样率后，信号通过23抽头有限冲激响应滤波器进行预加重。在1560 nm波长下以7 mW光输入功率和-1.1V反向偏压工作时，调制信号在由100 GHz光电探测器检测并在110 GHz采样示波器上捕获之前，由掺铒光纤放大器进行放大。离线数字信号处理包括定时恢复、重采样至每符号两个样本、匹配根升余弦滤波，以及使用半符号间隔的50抽头FIR滤波器进行均衡。

图5：425 Gbps PAM-4传输的眼图显示清晰的信号分离，眼图密度随时间绘制，展示四个不同的幅度电平，上眼和下眼的信噪比分别为15.4 dB和13.9 dB。

图6：PAM-4传输的误码率性能与波特率的关系显示，在400和425 Gbps时工作在6.25%开销硬判决FEC阈值以下，在448 Gbps时性能在25%开销软判决FEC限制范围内。

实验结果显示，在400和425 Gbps数据速率下，误码率低于6.25%开销硬判决前向纠错阈值，实现无错误操作。在更激进的448 Gbps速率下，误码率保持在25%开销软判决FEC限制内。这些测量验证了锗硅FK EAM技术用于下一代CPO应用的能力，特别适用于不强制要求标准化O波段工作的scale-up网络架构。

替代调制器方案

用于高能效链路的硅环形和盘式调制器

硅环形调制器已被宣布用于每通道200 Gbps的第一代CPO产品，下一代系统预计将采用400 Gbps信号传输。然而，CPO架构的功率效率预计不会显着低于每比特5皮焦。数字信号处理增加了额外的功耗和延迟代价。一种替代方法是将光引擎与主机集成线路一起集成在硅或有机Interposer上，在光链路中实现更大的并行度。这些光学I/O架构在32到64 Gbps之间的较低、更节能的信道速率下使用非归零调制工作，无需DSP即可实现无错误操作。硅环形和盘式调制器通过密集波分复用特别适合这种并行架构。

图7：硅环形和盘式调制器在1 Vpp驱动摆幅下的发射器功率代价与带宽之间的权衡关系显示，带宽高于50 GHz的器件通常表现出超过12 dB的发射器功率代价。

要实现每比特2 pJ或更低的整体链路功率效率，环形和盘式调制器必须在低于2 Vpp的驱动电压下展示低于8 dB的极低发射器功率代价，并结合超过100 GHz/mW的极高热调谐效率。在过去十年中，硅环形和盘式调制器经历了显着的设计和工艺改进，形成了针对带宽或功率代价性能优化的器件。通常，带宽高于50 GHz的环形调制器表现出超过12 dB的高发射器功率代价，这是由于为实现足够短的光子腔寿命而需要降低谐振质量因子。相反，带宽低于40 GHz的环形和盘式调制器可以设计为发射器功率代价远低于10 dB，甚至在仅1 Vpp驱动摆幅下接近7 dB，在32到64 Gbps实现高能效光学I/O链路。

图8：硅盘式调制器的显微镜俯视图和横截面示意图，显示了半径2 μm的圆形结构，盘腔中的P和N结周围有P+和N+掺杂区域。

最近开发的一款O波段盘式调制器针对高能效32到40 Gbps NRZ操作进行了优化。通过精心设计p-n结和具有部分刻蚀侧壁的回音壁盘谐振器，调制效率达到了同类最佳性能，为75 pm/V，同时保持约22 GHz的适度调制带宽和在1 Vpp驱动摆幅下仅6.7 dB的极低发射器功率代价。尽管弯曲半径极小，仅为2.1微米，仍实现了对应质量因子6400的足够低谐振器损耗。这种紧凑半径实现了6.47 THz的宽自由光谱范围，允许在超过400 GHz的宽松通道间距下级联DWDM盘式调制器阵列，最多可达16个通道。小盘半径还提供了改进的热调谐效率，特别是与局部衬底去除相结合时，测得的热调谐效率高达148 GHz/mW。内部链路建模表明，这种盘式调制器的综合性能将使DWDM-32光链路实现低于每比特2 pJ的整体功率效率。

图9：硅盘式调制器在1 Vpp驱动摆幅下的静态电光响应显示了在1311.90到1312.35 nm波长范围内的消光比、插入损耗和发射器功率代价。

图10：八通道硅盘式调制器DWDM阵列展示了600 GHz通道间距和6.47 THz的自由光谱范围，归一化透射率跨越1260到1330 nm波长。

图11：硅盘式调制器的S21电光响应表明3 dB带宽约为22 GHz，归一化响应从0到50 GHz测量。

图12：在1.6 Vpp驱动摆幅下32和40 Gbps NRZ传输的眼图展示了清晰的信号质量，信噪比分别为15.4 dB和13.5 dB，抖动低于1.65 ps。

图13：热调谐效率测量显示波长偏移与施加热功率的关系，展示了根据热隔离设计从约67到148 GHz/mW的效率范围。

高性能锗光电探测器

工作在每通道400 Gbps的未来CPO链路需要带宽超过100 GHz的光电探测器，同时保持高于1 A/W的高响应度和低于50 nA的低暗电流。提议的光学I/O链路要求类似的响应度和暗电流规格，带宽要求更适中，超过40 GHz，但关键需要低于10 fF的极低寄生电容。当与具有小于10 fF寄生电容的缩放铜-铜混合键合和协同设计的跨阻放大器相结合时，这种低电容光电探测器使光接收器具有优异的灵敏度。

图14：在-2V偏压下锗光电探测器的横截面示意图和电场仿真显示了深凹陷结构，具有N+和P+接触以及跨有源Ge区域的电场分布。

图15：横截面透射电子显微镜图像揭示了深凹陷锗-硅波导光电探测器的物理结构，179 nm锗层位于硅波导结构内。

最近开发的深凹陷锗-硅波导光电探测器通过单一统一设计满足所有性能要求。测量显示带宽约为106 GHz，O波段响应度约为0.93 A/W，暗电流约10 nA，寄生电容仅为3 fF。这种规格的优异组合使该器件成为即将到来的CPO和光学I/O实施的关键使能技术。

图16：锗光电探测器的S12光电响应在-1V到-3V的偏置电压下保持平坦响应，直到约106 GHz，从0到100 GHz测量。

紧凑型硅基光电子调制器和光电探测器的这些进展展示了下一代光互连的技术就绪状态。电吸收调制器、硅谐振调制器和高速锗光电探测器的组合为满足光电共封装和光学I/O架构的多样化需求提供了全面的工具集，支持AI基础设施和高性能计算系统的持续演进。

参考文献

END