Whoscored(中国·中文)官网-专注足球数据分析的专业平台

资源中心
光电子集成芯片用超低损耗氮化硅波导

引言



氮化硅波导在光学性能和制造可行性之间实现了良好平衡。这些波导能够让光以极低的能量损耗在集成线路中传播,为从通信到量子计算等多种应用提供了技术基础。如何制造这些波导并将传输损耗降至最低,是当前光子技术研究中的核心挑战[1]。

01

光子集成的技术基础

光电子集成芯片的工作原理与电子线路存在本质区别。电子线路中的电子因费米子特性而相互之间产生强烈作用,而光子作为玻色子可以同时占据相同空间而不发生相互作用。这一特性使得波分复用技术得以实现,即多个不同光学频率的数据通道可以在单根光纤中传输,数据速率可超过每秒太比特级别。挑战在于如何将这些光学系统小型化到芯片尺度,同时保持公里级光纤中可实现的超低损耗。


硅基光电子技术受到广泛研究关注,因为能够利用为电子学开发的现有半导体制造基础设施。然而硅波导在某些波长范围和应用中存在局限性。氮化硅填补了光子技术工具箱中的一个空白。在通信波长下,氮化硅的折射率约为2.00,处于二氧化硅(1.46)和晶体硅(3.8)之间,既能提供足够的折射率差实现紧密的光约束,又能在从可见光到中红外的宽波谱范围内保持透明。


材料的高带隙能量达到5电子伏特,避免了在高光强下困扰硅的双光子吸收效应,使氮化硅特别适合非线性光学应用。此外,通过低压化学气相沉积可以沉积氮化硅层,这使得在单个芯片上实现多层波导的三维集成成为现实,这一能力对于晶体材料来说很难达到。


02

传输损耗机制分析

要在氮化硅波导中实现超低传输损耗,需要理解并解决三种主要损耗机制。材料吸收发生在光子被波导材料本身湮灭时,将光能转化为热能。散射损耗源于波导侧壁的粗糙度以及材料中的杂质或缺陷。辐射损耗发生在光耦合到非导引模式时,特别是在波导弯曲或转换处。

图1:传输光谱中的损耗机制表现,显示了对应于波导结构中硅氢键和氧氢键的吸收峰,说明即使在包层中传播的倏逝场也对总损耗有显著贡献;还说明了波导粗糙度如何导致光散射。


侧壁粗糙度的挑战值得特别关注。当使用光刻和刻蚀对波导进行图形化时,光刻胶掩模本身就具有固有的表面粗糙度,这种粗糙度在刻蚀过程中会转移到波导侧壁。这种粗糙度在波导长度方向上造成有效折射率的变化,导致光散射。高阶传播模式与侧壁的相互作用更频繁,因此比基模遭受更大的散射损耗。横电和横磁偏振对粗糙度也表现出不同的敏感性,取决于光场是集中在侧向侧壁还是波导的顶部和底部表面。


03

氢污染及其去除

通过化学气相沉积制备的氮化硅固有地含有作为沉积化学副产物的氢原子。标准反应使用硅烷或二氯硅烷气体与氨反应形成氮化硅薄膜,但沉积过程中硅氢键的不完全断裂导致残余氢被困在薄膜中。这些氢产生的吸收特征显著增加了传输损耗。


高温退火提供了从氮化硅波导中去除氢杂质的最有效方法。在惰性氮气或氩气气氛中将薄膜加热到1000至1200摄氏度之间的温度,使氢原子能够从材料中扩散出来,同时使薄膜结构致密化。退火过程遵循温度依赖的动力学,更高的温度可以缩短退火时间。研究表明,在1200摄氏度下退火3小时能有效去除氢污染,尽管在1150或1100摄氏度下通过适当延长退火时间也可以达到类似结果。


围绕波导芯的二氧化硅包层的质量也对传输损耗产生深远影响。尽管只有光学模式的倏逝尾部延伸到包层中,但这种相互作用足以在超低损耗波导中产生可测量的损耗。通过等离子体增强化学气相沉积在约300至500摄氏度的温度下沉积的二氧化硅产生含有氢和其他杂质的非晶薄膜。在约900至1100摄氏度的温度下生产的热生长二氧化硅通过其致密的晶体结构实现了优异的光学质量。使用热氧化物包层的晶圆键合实验已经展示了接近0.1分贝每厘米的传输损耗,研究人员认为这接近氮化硅波导的基本损耗极限。


04

大马士革制造工艺

光子大马士革工艺代表了氮化硅波导制造的一个范式转变,同时解决了多个挑战。与先沉积氮化硅然后刻蚀掉材料来定义波导不同,大马士革方法首先在二氧化硅层中图形化沟槽,然后用氮化硅填充这些沟槽,最后对表面进行平坦化。

图2:完整的大马士革制造工序,展示了从使用硬掩模进行波导图形化开始,到氧化层预成型刻蚀,在氮化硅沉积前对氧化层中的波导侧壁进行回流或平滑处理,氮化硅沉积填充刻蚀的沟槽,化学机械抛光使表面平坦化去除多余的氮化硅,随后退火去除氮化硅薄膜中的氢,最后包层沉积和退火完成结构。


这种反向方法提供了几个令人信服的优势。因为波导在氧化物中预成型而不是在氮化硅中刻蚀,该工艺可以利用发展良好的氧化物平滑技术。将二氧化硅加热到约1200摄氏度的玻璃化转变温度以上会使材料粘性流动,允许表面张力在原子尺度上平滑粗糙度。在氮化硅中实现可比的平滑度要困难得多,因为氮化硅具有更高的熔点和不同的材料性质。


大马士革工艺还解决了困扰传统制造的空洞形成问题。在刻蚀的氮化硅波导上沉积包层氧化物时,较差的台阶覆盖可能在紧密间隔的结构之间产生空洞,如定向耦合器或微环谐振器。低压化学气相沉积氮化硅的优异保形性在填充氧化物沟槽时消除了这一问题,能够可靠地制造间距小于亚微米的结构。


管理薄膜应力代表了大马士革方法的另一个关键优势。通过低压化学气相沉积制备的化学计量氮化硅表现出高拉伸应力,可能导致薄膜开裂或严重的晶圆弯曲。大马士革工艺在整个芯片设计中融入了应力释放图案,中断裂纹传播路径,使得能够在单次沉积步骤中沉积比传统减法工艺厚得多的氮化硅层。

图3:应力释放结构在阻止裂纹传播方面的有效性示例,显示了图案化的应力释放结构成功阻止了原本会穿越整个晶圆的裂纹;这些结构必须在所有方向上阻止裂纹,在芯片上保持足够的密度,并确保氧化物和氮化硅的局部密度均匀以避免平坦化过程中的不均匀性。


05

退火条件的实验研究

系统的实验对于优化退火工艺和表征对传输损耗的影响是必要的。实验方法采用光频域反射测量法进行损耗测量,这种技术通过分析波导内的背散射光来确定与耦合效率无关的传输损耗。


芯片设计采用了三种不同长度的波导以实现稳健的损耗表征。波导长度分别为18.75、11.26和7.77厘米,每条波导设计宽度为1.5微米,以在通信波长下仅支持基本光学模式。有效半径为100微米的渐变弯曲使弯曲段的辐射损耗最小化。弯曲遵循欧拉螺旋曲线,其中曲率随距离线性变化,提供平缓的过渡以避免激发非导引模式。

图4:不同长度波导的芯片布局,该设计通过比较不同长度波导的传输来测量传输损耗,从损耗与长度的斜率计算单位长度的损耗。


光频域反射测量法通过扫描注入光的波长并分析从波导各点反射的光的干涉图样来工作。来自芯片端面的反射在测量中显示为峰值,而这些峰值之间信号幅度的衰减揭示了传输损耗。因为反射的光子在返回探测器之前穿越波导两次,所以测得的斜率必须减半才能获得实际的单位长度传输损耗。

图5:模拟结果显示底部包层厚度如何影响模式泄漏到硅衬底中,模拟表明一旦底部氧化物厚度超过约3微米,来自衬底泄漏的传输损耗变得可以忽略;根据对称性,最小2微米的顶部包层厚度提供足够的隔离,尽管更厚的包层在后续加工过程中提供额外的表面污染保护。


退火实验系统地改变了底部氧化物包层、氮化硅波导芯和顶部包层的退火条件。氮化硅退火在1150摄氏度下进行,持续时间为3小时或15小时。一个实验晶圆在氮化硅沉积前包括在缓冲氢氟酸中浸泡20秒以化学平滑氧化物预成型表面。一个不进行任何退火步骤的参考晶圆提供了比较基准。

图6:不同晶圆加工条件下的传输损耗测量总结,结果显示退火氮化硅波导芯对传输损耗产生主导作用;在1150摄氏度下仅退火3小时的晶圆显示出比退火15小时的晶圆更高的损耗,表明3小时在此温度下不足以完全去除氢;实现了平均0.1分贝每厘米的最低损耗,这些晶圆接受了15小时的氮化硅退火。


包层退火的影响更为微妙但仍可测量。比较氮化硅退火相同但包层处理不同的晶圆显示,当包层接受适当退火时,损耗测量的分散性降低,平均性能略有改善。然而,一个实验晶圆尽管加工条件合适,却产生了意外高的损耗,可能是由于使用非专用炉管的污染,该炉管将金属杂质引入包层。

图7:光频域反射测量法设置和获得的典型数据,该设置通过透镜光纤将仪器的光耦合到芯片中,功率计能够优化耦合效率;测量轨迹显示对应于芯片端面反射的特征峰值,峰值之间的区域显示出揭示传输损耗的线性衰减。


06

使用PSG的低温玻璃回流

实现二氧化硅的有效回流需要超过1200摄氏度的温度,许多制造设施无法达到这一温度。在二氧化硅中掺杂磷降低了玻璃化转变温度,能够在更易达到的温度下实现回流。这种方法需要建立一个定量模型,将掺杂浓度与所需回流温度联系起来。


玻璃的粘度遵循阿伦尼乌斯型关系,其中粘度随着温度倒数呈指数增长。当磷掺杂物被掺入二氧化硅网络时,粘性流动的活化能大幅降低。使用纯二氧化硅和PSG的实验粘度数据,构建了一个模型来预测不同温度和掺杂浓度下的回流行为。


该模型表明,约2重量百分比的磷掺杂应该能够在1150摄氏度下保持30分钟实现足够的回流。实验验证证实了这一预测,扫描电子显微镜显示回流过程后波导侧壁发生了显著平滑。回流过程中侧壁角度从约87度变化到75度,代表了粗糙度降低和轮廓修改之间的权衡,需要通过仔细控制回流时间和温度来优化。

图8:纯二氧化硅和各种PSG成分的粘度模型,模型显示随着磷浓度的增加,回流粘度(约10的13次方泊)可以在逐渐降低的温度下达到;对于2重量百分比的磷掺杂,回流温度降至约1150摄氏度。


图9:回流前后波导表面的扫描电子显微镜图像对比,显示在1150摄氏度下回流30分钟后,氧化物预成型的侧壁和顶部表面都得到了显著平滑;在刻蚀过程中使用非晶硅硬掩模也比光刻胶掩模显著改善了侧壁质量。


不幸的是,使用PSG包层制造的晶圆无法进行传输损耗测量,因为在随后的氮化硅退火过程中被损坏。这种损坏可能是由于未能充分去除晶圆背面的残余氮化硅,以及磷掺杂包层和氮化硅芯之间的差异热膨胀共同造成的。未来的工作应采用较低的磷浓度,将回流温度设定在氮化硅退火温度之上,使得能够进行适当的工艺顺序而不会在氮化物退火期间出现额外回流的风险。


07

制造挑战和工艺优化

在制造过程中出现了几个技术挑战,需要仔细关注和问题解决。由于多个工艺步骤的变化性,精确控制氮化硅波导厚度证明是困难的。氧化物预成型的刻蚀深度、氮化硅沉积厚度和化学机械抛光终点都对最终波导尺寸有贡献,每个步骤都受到工艺变化的影响。


化学机械抛光过程中在显微镜下进行目视检查可以提供关于剩余薄膜厚度的实时反馈。在整个晶圆上图形化的应力释放结构当氧化物表面上残留过量氮化硅时显示为双方块。当抛光暴露底层氧化物时这些图案消失,表明接近期望的终点。然而,确定确切的停止点需要经验,因为抛光不足会留下一层薄的氮化硅薄膜,该薄膜将在退火过程中开裂,而过度抛光会在氧化物中产生沟槽,降低波导质量。


整个制造序列中的薄膜应力管理呈现了另一个重大挑战。新沉积的氮化硅中的高拉伸应力如果不妥善管理,可能在几天内导致薄膜分层。使用反应离子刻蚀从晶圆背面去除氮化硅部分松弛了前表面薄膜,并使晶圆稳定约一周,然后必须进行化学机械抛光。类似地,在沉积和退火顶部包层氧化物后,高压应力使介电堆栈变脆,如果加工延迟超过一周,会导致芯片端面在划片过程中断裂。

图10:通过制造工艺的晶圆弯曲演变跟踪,揭示了晶圆曲率的显著变化;在氮化硅沉积和背面去除后,晶圆显示出约50微米的适度弯曲;在顶部包层退火后,一些样品的弯曲增加到超过200微米,严重挑战了后续的光刻和划片操作;双面抛光晶圆将更好地平衡前表面和背表面之间的应力,高温退火后较慢的冷却速率将使薄膜在返回室温前有额外的时间来释放应力。


大马士革工艺需要特别注意防止化学机械抛光后残留薄膜覆盖整个晶圆。即使是厚度小于100纳米的薄膜跨越整个晶圆,也会由于应力集中而在氮化硅退火过程中开裂。

图11:在化学机械抛光留下薄残留层的晶圆上形成的裂纹示例;包括早期回流测试结果,显示500纳米深的孔在1150摄氏度下经过17小时后几乎完全消失,证明了在该温度下氧化物回流的可行性。


08

进一步改进的路径

存在多个机会来改进制造工艺和进一步降低传输损耗。底部包层氧化物应在预成型刻蚀前接受退火处理,以改善均匀性和光学质量。这种退火可以采用快速热处理以最小化热预算,因为包层损耗的贡献取决于倏逝场与包层材料重叠的程度。


刻蚀化学优化提供了另一个改进途径。从氧化物刻蚀配方中去除氢气并添加氧气可以减少侧壁上的聚合物沉积,在使用硬掩模时可能改善粗糙度而不会影响刻蚀轮廓。开发更具选择性的氮化硅背面刻蚀配方将能够更可靠地去除背面薄膜而不会侵蚀底层氧化物。


通过原子力显微镜测量来表征侧壁粗糙度将为工艺优化提供定量反馈。调整原子力显微镜技术用于侧壁测量而不仅仅是顶部表面表征,将能够直接关联加工条件与导致散射损耗的结果粗糙度。


化学机械抛光工艺将受益于开发为氮化硅和二氧化硅提供相等去除速率的浆料成分。当前工艺使用pH为10的二氧化硅颗粒浆料,抛光二氧化硅的速度大约是氮化硅的三倍,使终点控制复杂化。将浆料pH调整为中性或使用不同的颗粒化学可以实现所需的1比1选择性比率。


对于应力管理,在高温退火步骤后实施可控的慢速冷却将使薄膜能够更完全地松弛。当前实践涉及相对快速的冷却,将应力冻结在薄膜中。此外,在相邻波导之间加入应力释放结构将减少裂纹之间的串扰,并在发生应力引起的开裂时提高芯片良率。


尽管初始遇到挫折,用于低温回流的PSG方法值得继续开发。未来的实验应针对约0.1重量百分比的磷掺杂,以在约1250摄氏度的温度下实现回流,安全地高于最佳的1200摄氏度氮化硅退火温度。考虑多组分氧化物玻璃复杂行为的更复杂粘度模型将加速掺杂浓度的优化。


展望制造可扩展性,开发无氢氮化硅沉积技术将消除对延长高温退火的需求。包括原子层沉积在内的替代前驱体化学和沉积方法显示出在薄膜生长过程中减少氢掺入的潜力。如果成功,这种方法可以实现与在同一衬底上预制造的电子器件后端集成兼容的低温加工。


实验结果表明,大马士革制造工艺可以在氮化硅波导中实现0.1分贝每厘米的传输损耗,而无需实施回流,仅依赖优化的退火条件和仔细的工艺控制。这一性能水平使得需要中等到长波导长度的应用的实用光子线路成为可能。随着通过玻璃回流或其他技术增加有效的侧壁平滑,接近基本材料极限的损耗似乎是可以实现的,基于使用热氧化物包层的晶圆键合实验,有可能达到低于0.05分贝每厘米。


这些超低损耗氮化硅波导为跨通信、传感和量子信息处理的节能光子系统提供了可能性。宽透明窗口、与CMOS制造基础设施的兼容性以及三维集成能力将氮化硅定位为下一代光电子集成芯片的多功能平台。在系统表征损耗机制和仔细工艺优化的指导下,制造技术的持续改进将进一步提高该技术的性能并拓宽应用范围。

参考文献


[1] H. Dupont, "Low loss Silicon Nitride Waveguides for Photonic Integrated Circuits," M.S. thesis, Dept. Microeng., École Polytechnique Fédérale de Lausanne, Lausanne, Switzerland, 2019.

END


XML 地图