Whoscored(中国·中文)官网-专注足球数据分析的专业平台

混合键合工艺涉及几个必须极其精确执行的关键步骤。工艺开始于键合表面的仔细准备，其中铜金属被有意凹陷约3纳米，低于周围氧化物表面。这种精确的凹陷很关键，因为确保在键合过程中氧化物表面首先接触，而铜保持轻微分离。

表面准备之后，对两个键合表面施加等离子体表面活化处理。这种活化过程在氧化物表面创建反应性表面化学，使得在室温下能够实现强氧化物对氧化物键合。等离子体处理去除污染物，在氧化物表面创建羟基，当接触时容易形成键合。

实际键合分两个不同阶段进行。最初，两个晶圆或芯片在室温下结合，活化的氧化物表面形成强化学键合。在此阶段，由于有意凹陷，铜接触保持约6纳米的分离。第二阶段涉及在300摄氏度下退火约30分钟，无需外部压力。在这种热处理期间，铜膨胀并流动以实现直接金属对金属接触，创建电连接。

图2：完整的混合键合工艺流程，从初始金属凹陷通过等离子体活化、室温氧化物键合到最终退火实现Cu-Cu接触。

混合键合技术的根源可追溯到2000年代初，当时研究人员Fountain、Enquist和Tong开发了低温晶圆键合的基础专利。在2000年到2001年间，这些先驱者创立了Ziptronic公司，开发了用于直接氧化物对氧化物键合的ZiBond技术。突破发生在2004年到2005年间，当时Ziptronic将介电键合能力与嵌入式金属互连结合，创造了称为直接键合互连(DBI)的技术——即我们现在所知的Cu-Cu混合键合。

商业突破发生在2015年春季，当时Sony将现有的ZiBond许可扩展至包括DBI技术。Sony在2016年成功出货了首个Cu-Cu混合键合产品，标志着这项技术开始大批量制造。这使得混合键合成为一项已生产近十年的成熟技术。

Sony的CMOS图像传感器代表了混合键合技术的首个主要商业成功。晶圆对晶圆(WoW)配置将CMOS图像传感器芯片直接键合到图像信号处理器上，创建紧凑、高性能的相机模块。键合界面同时具备SiO2对SiO2氧化物键合和Cu-Cu电连接，间距尺寸为3微米和6微米。

图3：Sony在相机模块中混合键合的开创性实现，展示了CIS和ISP芯片之间的精确对准和键合。

在初始成功基础上，Sony开发了更加先进的配置。晶圆对晶圆对晶圆(WoWoW)技术创建三层堆叠图像传感器，提供增强的功能和性能。这种3晶圆堆叠CIS架构使用6微米间距连接，计划于2026年出货。

图4：先进的三晶圆堆叠能力，显示混合键合如何实现复杂的多层传感器架构，每层具有不同功能。

AMD在3D V-Cache技术中的混合键合实现展示了另一个成功应用。芯片对晶圆(CoW)配置将64MB L3缓存芯片直接键合到CPU核心复合芯片(CCD)上。混合键合接口与传统微凸点连接相比提供超过三倍的功率效率，同时实现9微米间距连接。

图5：AMD创新使用混合键合将SRAM缓存直接堆叠到处理器内核上，突出功率效率优势和结构设计。

苹果的M5处理器代表了混合键合技术的另一个重要实现。使用台积电的SoIC(片上集成系统)工艺，苹果通过使用Cu-Cu无凸点混合键合的硅桥连接CPU和GPU芯片。这种方法消除了处理器芯片之间对传统微凸点的需求，降低功耗并提高性能。

图6：苹果精密使用混合键合通过硅桥连接CPU和GPU芯片，展示了从微凸点连接到无凸点混合键合的演变。

AMD的MI300A处理器展示了3.5D异构集成方法中的混合键合。这种复杂设计使用台积电的SoIC混合键合技术集成加速器复合芯片(XCD)、输入/输出芯片(IOD)和核心复合芯片(CCD)。实现展示了混合键合如何使不同功能模块集成，同时保持高性能和效率。

图7：AMD复杂的多芯片集成使用混合键合，显示不同功能芯片如何通过硅Interposer连接。

高带宽存储器(HBM)的未来越来越依赖混合键合技术。传统HBM堆叠在DRAM层间使用微焊点，但下一代设计正转向Cu-Cu混合键合以改善热性能和电特性。

Samsung的HBM4设计展示了这种转变，显示与传统焊球连接相比热阻降低20%。DRAM层间的混合键合接口通过直接铜连接实现更好的散热，这对高性能计算应用极其重要。

图8：Samsung在HBM4中混合键合的实现，包括热性能比较和键合接口的结构细节。

SK Hynix为HBM4E产品开发了类似技术，显示更加显著的热改善。实现相比传统方法获得22%的热性能改善，展示了混合键合在存储器应用中的显著优势。

图9：混合键合相对传统焊球连接在高带宽存储器应用中的热性能优势。

半导体行业面临当前2.5D封装方法的重大挑战。随着AI处理器需要更多存储带宽，TSV Interposer变得过大，导致制造良率差和高成本。解决方案在于3.3D IC集成，使用混合键合实现直接堆叠在处理器芯片上的定制化HBM(cHBM)。

定制化HBM代表了一个范式转变，其中基础芯片功能集成到逻辑处理器中，DRAM层使用混合键合堆叠。这种方法消除对大型TSV Interposer的需求，同时提供卓越的电性能和热管理。

图10：半导体封装的未来方向，其中cHBM堆叠使用玻璃芯基板与精细间距RDLs直接安装在SoC芯片上。

cHBM的实现需要先进基板技术，包括具有线宽/线距小于2微米的重布线层(RDLs)的玻璃芯基板。这些基板能实现混合键合所需的精细间距连接，同时提供出色的电和热特性。

图11：完整的3.3D集成结构，包括玻璃芯基板、精细RDL层以及cHBM和SoC之间的混合键合接口。

混合键合技术还能实现先进的光电共封装(CPO)集成，其中光电子集成芯片(PIC)和电子集成线路(EIC)使用混合键合结合。这种方法对需要处理器和存储器间大量数据带宽的高性能计算系统非常重要。

图12：混合键合如何在玻璃基板上实现电子和光子技术组件的集成，显示了从电域到光域的完整信号路径。

成功的混合键合制造需要极其精密的设备和工艺。化学机械抛光(CMP)在实现成功键合所需的纳米级表面平整度方面发挥关键作用。铜凹陷必须控制在纳米公差内，表面粗糙度必须最小化以实现适当的氧化物对氧化物接触。

对齐精度优于±0.5微米的高精度取放设备对晶圆级键合操作是必需的。键合环境必须仔细控制以防止可能干扰键合过程的污染。

工艺参数优化涉及多个变量，包括表面活化条件、键合压力、退火温度曲线和环境控制。每个参数都必须精确控制以实现高制造良率和可靠电连接。

Cu-Cu混合键合技术已从研究好奇心发展为生产验证解决方案，推动下一代半导体集成。从Sony最初的图像传感器应用到AMD先进处理器架构以及定制化HBM集成的未来前景，混合键合持续推动半导体封装可能性的边界。

该技术实现亚10微米间距连接同时保持出色电和热性能的能力，使其对未来高性能计算应用不可缺少。随着行业向3.3D集成架构和光电共封装发展，混合键合将在实现这些先进封装解决方案中发挥越来越中心的作用。

混合键合的成功展示了对基础物理过程的仔细工程设计如何创建变革性技术。通过理解和控制氧化物键合化学与铜冶金之间的相互作用，工程师创建了一个强大的制造工艺，在半导体器件中实现了卓越的集成水平。