Whoscored(中国·中文)官网-专注足球数据分析的专业平台

引言

封装类别的演进

先进封装行业传统上分为四个不同的类别，每个类别服务于特定目的。3D封装将有源硅直接堆叠在有源硅上，代表性案例包括采用台积电SoIC CoW工艺的AMD 3D V-Cache技术，以及Graphcore的IPU BOW实现方案。2.5D封装将有源硅放置在无源硅上，典型应用包括使用台积电CoWoS-S技术的英伟达AI GPU配合HBM内存，以及采用Foveros技术的英特尔Meteor Lake CPU。扇出再布线层封装使用含环氧模塑化合物的层压板，应用于台积电InFO技术支持的苹果处理器系列，还有ASE FoCoS和Amkor WLFO实现方案。最后是ABF基板构建技术，将铜芯与味之素（Ajinomoto）构建薄膜层和再布线层结合，构成英特尔和AMD个人电脑及数据中心处理器的基础。

然而，这种分类方法过度简化了当今封装工程师面临的实际情况。文档中的示意图展示了混合基板如何同时整合多种技术，精细金属再布线层位于有机interposer之上，然后安装在构建封装基板上。这种层次化的复杂性解释了为什么工程师经常模糊地使用"有机基板"这个术语，因为ABF和核心扇出技术都包含有机环氧化学成分。

图1：混合基板的横截面结构，展示了从芯片到PCB的完整封装层次

封装技术的光谱可以通过线宽间距特性和输入输出密度来可视化。文档中的表格显示了2D封装如何通过2.1D和2.3D中间阶段过渡到2.5D和完整3D实现方案。每一步都代表了线宽间距比的改进，从传统2D的约9/12微米发展到先进2.5D和3D封装的小于1/1微米，同时输入输出密度从低水平提升到高水平。

图2：封装类型分类表，展示了从2D到3D封装的演进过程及其关键参数

硅桥接技术：平衡性能与成本

英特尔的EMIB技术代表了应对传统硅interposer成本和尺寸限制的关键创新。EMIB不使用昂贵的全面积硅interposer，而是将小型硅桥放置在ABF构建基板的腔体内。这种方法旨在避免与大型硅interposer相关的大量成本，同时使封装尺寸能够超越光刻设备的reticle限制。虽然EMIB在技术上不符合真正的2.5D封装定义，但确实提供了该类别的许多优势。横截面图像显示了嵌入基板内的EMIB芯片，上方可见EMIB后层压布线，下方有粘合层，形成了紧凑的互连解决方案。

图3：英特尔EMIB技术的横截面实物图，展示了硅桥嵌入基板的结构

竞争格局显示了嵌入式桥接技术的多种实现方式。AMD的MI250X GPU和苹果的M1 Ultra展示了多种封装类型如何在单个产品中共存。这些设计不采用硅interposer连接GPU芯片与HBM内存，而是在每个GPU芯片与其相关的HBM堆栈之间使用硅桥。标注照片显示了围绕多个硅桥的扇出再布线层，全部安装在ABF基板上。这种架构在制造流程上与英特尔的EMIB存在本质差异，采用扇出RDL工艺而非构建基板技术。

图4：AMD MI250X GPU封装结构，显示了扇出RDL与硅桥的布局方式

扇出技术的制造工艺变化

扇出再布线层技术包含多种工艺变化，每种都有独特的优势和局限性。制造流程图展示了完整的RDL优先工艺序列，从玻璃载体上的铜柱制造和桥接芯片贴装开始，随后进行有机interposer制造和RDL形成。工艺继续进行逻辑和存储芯片assembly、C4凸点制造，最终完成倒装芯片assembly。这个序列展示了创建带有嵌入式桥接芯片的先进扇出封装所需的复杂步骤。

图5：嵌入式桥接的RDL制造工艺流程，展示了从芯片贴装到最终assembly的完整过程

RDL优先和芯片优先方法之间的根本区别对制造效率和良率产生显著影响。对比图显示，RDL优先方法首先在硅支撑晶圆上形成再布线层，然后进行芯片到晶圆键合，而芯片优先方法在RDL形成之前将芯片安装在金属载体上。RDL优先工艺需要在模塑后进行支撑晶圆去除和分割，而芯片优先流程在RDL形成和外部端子创建之前执行晶圆模塑和载体去除。这种架构差异对测试能力和良率管理产生深远影响。

图6：RDL优先与芯片优先工艺对比，展示了两种制造路径的差异

通过工艺创新应对良率挑战

RDL优先和芯片优先扇出工艺的一个关键限制在于无法在芯片放置前测试完成的混合基板。这种约束意味着宝贵的已知良好芯片可能在扇出到基板键合过程中损失，这是硅interposer尽管扇出RDL理论成本优势明显（特别是面板级实现方案）仍继续保持市场地位的主要原因。良率挑战不仅限于键合失败，还包括由扇出RDL材料、构建基板和硅组件之间的热膨胀系数不匹配导致的基板翘曲。

包括三星、新光、欣兴、日月光和台积电在内的领先制造商通过RDL优先或芯片后置、芯片键合后置工艺开发了创新解决方案。这些方法首先制造扇出RDL，然后将其键合到ABF构建基板上，使键合后的混合基板能够在最终芯片贴装前进行测试。三星工艺图显示了这一序列，清楚地描绘了interposer和芯片组件的assembly阶段，随后是散热器和焊球贴装。每个制造商都实现了专有变化，一些使用有机材料，另一些采用无机成分。使用已知良好基板的能力为assembly良率和物流管理带来巨大优势。

图7：三星芯片后置、芯片键合后置工艺流程，展示了完整的assembly步骤

数据中心和个人电脑行业历来采用将已知良好基板与已知良好芯片匹配的供应链运作模式。RDL优先或芯片后置、芯片键合后置方法完美契合这一既定模式，前提是能够以经济高效的方式实现。这种偏好源于现代处理器芯片的巨大价值，以及行业对assembly操作期间良率损失的低容忍度。

有机基板技术的进步

传统ABF构建基板持续演进以与扇出技术竞争。思科关于无芯有机基板的研究展示了传统封装方法如何实现具有竞争力的性能指标。横截面图显示了位于HBM功能和机械堆栈之间的ASIC FPGA，全部安装在位于构建基板之上的有机interposer上。附带的规格表显示了令人印象深刻的能力：具有介电特性的SAP有机铜布线、30/55微米正面焊盘尺寸和间距、6/6/10微米正面布线线宽-间距-厚度最小值、十个布线层、20微米布线层通孔尺寸以及57/150/200微米PTH规格。

图8：思科2.3D有机interposer封装方案，包含详细的技术参数

无芯有机interposer的制造工艺与构建封装基板的工艺密切相似，关键区别在于去除了铜芯。思科展示的十个布线层配合接近6微米的线宽间距密度，相比包含芯层的标准ABF构建基板取得了显著进展。当前ABF构建基板的线宽间距密度约为10微米，而核心扇出技术通常在15微米范围内运作。先进扇出技术，如AMD RDNA 3 GPU和联发科网络处理器中使用的技术，将边界推进到2微米线宽间距能力。英特尔EMIB在第一代实现中达到5微米线宽间距，据传未来几代将达到2微米密度。

市场分类图说明了扇出封装如何根据输入输出密度和再布线层线宽间距缩放划分为核心、高密度和超高密度类别。核心扇出处理输入输出密度低于每平方毫米6个且RDL线宽间距高于15/15微米的应用。高密度扇出服务于需要每平方毫米6到12个输入输出且线宽间距为15/15到5/5微米的移动应用和类似器件。超高密度扇出针对需要超过每平方毫米18个输入输出且RDL线宽间距低于5/5微米的网络、服务器和先进应用。该图警告称，由于新兴竞争技术的出现，超高密度扇出的未来预测仍不确定。

图9：扇出封装市场细分，按I/O密度和线宽间距划分的三个级别

材料科学与性能优化

介电材料的演进在实现更精细间距能力方面起着核心作用。横截面显微镜图像对比了光成像介电材料与ABF实现方案，揭示了独特的结构特征。光成像介电材料目前可实现更精细的间距，但欣兴的研究证明了ABF具有优越的表面变化特性。无芯ABF基板规格显示了令人印象深刻的3微米线宽间距能力和出色的表面变化控制，使其能够扩展到更高的层数。这种无芯ABF方法能够有效地与当前先进扇出技术竞争，受益于类似晶圆级技术的面板级处理，并接近未来面板扇出技术的预期能力。

图10：不同介电材料的RDL基板横截面对比，展示了结构差异

欣兴对改良ABF技术的承诺利用了其核心竞争力，同时保持了提供已知良好混合基板的业务模式。其规格详细说明了三层RDL结构，具有精确的焊盘参数：36微米焊盘直径、8微米厚度和80微米焊料掩模开口。第一金属层实现2/2微米线宽间距，配合3微米介电层厚度和特定通孔开口尺寸。后续层保持严格公差，第二金属层为5/5微米，第三金属层为10/10微米，所有层均使用优化的通孔和介电规格。

图11：欣兴无芯ABF基板的详细层结构和技术参数

互连密度的极限突破

极致线宽间距成就来自专门的扇出实现方案。安靠的SLIM技术和日月光的NTI工艺分别达到0.4微米和0.5微米线宽间距，尽管这些超精细间距仅适用于第一再布线层。SLIM架构图显示了保护顶部芯片的EMC封装，详细视图显示RDL1为0.5微米线宽间距过渡到RDL2为5微米线宽间距，铜柱和焊料互连通过封装结构提供垂直连接。

图12：安靠SLIM技术架构，展示了超精细间距的RDL层结构

通过电气仿真进行性能验证为封装技术选择提供了关键见解。日月光对基于2.5D interposer的封装与用于HBM到SOC连接的扇出多芯片模块实现方案的对比分析揭示了扇出方法的显著优势。仿真结果显示了优越的眼高特性和降低的插入损耗，使得在通过封装结构传输时能够实现更高的信号速率并降低噪声。这些性能指标表明，对于特定高带宽内存应用，扇出技术可以达到或超越传统2.5D实现方案。

图13：2.5D与扇出封装的电气性能对比，展示了扇出方案的优势

复杂封装格局中的技术选择

参考来源

END