Whoscored(中国·中文)官网-专注足球数据分析的专业平台

引言

混合键合技术原理

半导体封装的发展历史清晰地展现了向更紧密集成演进的趋势。上一次封装范式的转变发生在行业从引线键合转向倒装芯片技术的时期。此后，晶圆级扇出封装和热压键合等创新都是在相同基本原理上的渐进式改进。这些传统封装方法都依赖某种形式的凸点结构，使用焊料作为硅与封装或电路板之间的铜互连介质。这些技术可以缩小到约20微米的间距，但要进一步突破这一极限，需要采用完全不同的方法。

图1：封装技术的演进历程，从1975年的引线键合，经过倒装芯片、热压键合、高密度扇出，最终到2018年的混合键合，显示了接触密度和能效的演变过程。

混合键合代表了突破这些限制所需的范式转变。混合键合的显著特征是其无凸点特性，从基于焊料的凸点技术转向直接的铜对铜连接。在混合键合结构中，上层芯片和下层芯片紧贴在一起，中间没有任何介质材料。两个芯片都具有铜焊盘，而不是凸点，这些焊盘可以缩小到远低于10微米的超精细间距，路线图甚至延伸到数百纳米级别。与基于焊料的互连相比，这种直接铜连接的电阻要低得多，因此在芯片间传输数据时功耗显著降低。

图2：AMD 3D V-Cache结构中使用的直接铜对铜键合原理，显示了硅层如何通过介电层和铜互连键合，形成混合键合界面。

"混合"键合这一术语源于键合界面的双重性质。键合同时结合了介电层到介电层的键合以及直接的铜对铜键合，键合表面之间没有额外的粘合剂或中间材料。观察混合键合结构的横截面时，可以看到上下硅片之间的键合界面是位于硅芯片金属层顶部的混合键合层。这个混合键合层由介电材料组成，最常见的是氧化硅或碳氮化硅，上面布满铜焊盘和通孔，通常间距在10微米以下。

图3：混合键合界面的详细横截面，揭示了带有铜焊盘图案的介电层以及实现芯片间通信的硅通孔（TSV）。

介电材料发挥着关键的绝缘功能，防止相邻焊盘之间的信号干扰。铜焊盘通过硅通孔（TSV）连接到芯片的金属层。这些通孔对于向堆叠中的另一个芯片传输电力和信号必不可少。由于底部芯片是"正面朝下"放置的，这些通孔必须穿过晶体管层，将顶部芯片的金属层连接到底部芯片的金属层。

关键工艺要求

与之前基于凸点的互连技术相比，混合键合引入了一系列全新的技术和工艺挑战。严格的要求集中在三个关键领域：表面光滑度、洁净度和键合对准精度。理解这些挑战非常重要，因为整个工艺流程都是围绕缓解这些问题而设计的，认识到这些约束条件有助于解释为什么要以特定方式执行某些步骤。

颗粒污染可能是混合键合制造中最棘手的挑战。在任何关于混合键合的讨论中，颗粒控制都会成为核心话题，因为颗粒是良率的主要敌人。由于混合键合涉及两个极其光滑和平整的表面紧密键合在一起，键合界面对任何颗粒的存在都极为敏感。一个仅一微米高的颗粒就能造成直径十毫米的键合空洞，导致键合失效。这与基于凸点的互连形成鲜明对比，在凸点互连中，器件和基板之间始终存在间隙，通过使用底部填充材料或非导电薄膜可以容忍一定的颗粒。

图4：比较了颗粒对热压键合（TCB）和混合键合工艺的影响，表明小颗粒在TCB中影响很小，但在混合键合中会导致开路接触和空洞。

在整个制造过程中保持洁净度面临巨大挑战。颗粒来源众多，包括晶圆切割、研磨和抛光操作。任何产生摩擦的工艺都会产生颗粒，这个问题尤其严重，因为混合键合涉及机械拾取芯片并将其放置在其他芯片上。键合工具内的大量运动，包括芯片键合头和芯片翻转器的运动，会产生额外的污染。虽然无法完全消除颗粒，但有几种精密技术可以帮助减轻对良率的影响。

图5：芯片到晶圆（C2W）键合机不同区域产生的颗粒数量，其中拾取操作产生最多的0.5微米以上颗粒。

定期进行晶圆清洗以去除污染物，但这些清洗工艺并不完美，无法在一次处理中消除百分之百的污染物。因此，首先预防污染比事后去除更为有效。混合键合通常需要1级或ISO 3级洁净室和设备，甚至更高标准。台积电和英特尔等行业领导者甚至推进到ISO 2或ISO 1级洁净度标准。这种洁净度要求是混合键合被视为前段工艺的主要原因，意味着在类似半导体制造厂的环境中进行，而不是在传统封装厂商（即外包封装测试厂）的环境中。

图6：不同ISO洁净室等级每立方米的颗粒浓度，说明了混合键合工艺所需的严格洁净度要求。

混合键合层的表面光滑度对成功键合同样关键。混合键合界面对任何拓扑变化表现出类似的敏感性，这些变化会造成空洞和无效键合。表面粗糙度的阈值通常规定为介电层0.5纳米，铜焊盘1纳米。达到这种光滑度水平需要进行化学机械抛光，这是混合键合的一个关键工艺。抛光后，这种光滑度必须在整个后续流程中得到保持。任何可能损坏表面的步骤，如强力清洗，都必须谨慎避免。即使是晶圆分选测试的探针工艺也需要调整，以确保表面不会受损。

晶圆对晶圆与芯片对晶圆方法对比

混合键合可以通过两种根本不同的方法实现：晶圆对晶圆键合和芯片对晶圆键合。理解这两种方法之间的区别对于认识混合键合应用中成本、良率和灵活性之间的权衡非常关键。

顾名思义，晶圆对晶圆键合涉及将两个完全制造好的晶圆直接键合在一起。这种方法具有几个显著优势，包括更高的对准精度、更大的生产量和更好的键合良率。鉴于其相对成熟和易于实施，目前绝大多数混合键合实现都采用晶圆对晶圆键合。

图7：比较了三种混合键合方法：用于CIS和3D NAND的晶圆对晶圆键合，用于CIS和逻辑上SRAM的芯片对晶圆集体键合，以及用于CIS、逻辑上SRAM和HBM应用的芯片对晶圆顺序键合。

晶圆对晶圆键合实现更高良率的原因是对准和键合步骤的分离。在晶圆对晶圆键合工具中，有一个单独的腔室执行对准操作。一旦顶部和底部晶圆正确对准，就会转移到键合腔室，该腔室在真空条件下运行。在那里，晶圆被施加受控的力压在一起，大约二十分钟后，初始预键合形成。晶圆对晶圆键合的关键优势在于这是一个工艺步骤更少的清洁工艺。在对准和键合之前，可以彻底清洗晶圆以去除大部分颗粒。芯片切割是颗粒污染的主要来源，仅在键合完成后才进行。

晶圆对晶圆工艺还受益于有更多时间用于对准步骤。由于这是晶圆级工艺，较长的对准时间不会像芯片级工艺那样严重影响生产量。此外，腔室内的运动最少，因此在腔室环境中产生的污染物更少。目前的晶圆对晶圆键合机可以实现低于50纳米的对准精度。晶圆对晶圆键合的成熟度和相对较低的成本通过其在大众市场产品中的广泛应用得到证明，如三层图像传感器和NAND闪存。

然而，晶圆对晶圆键合有一个主要局限：无法进行晶圆分选测试来选择已知良品芯片。这导致不良芯片键合到良品芯片的不利结果，浪费了宝贵的良品硅片。因此，晶圆对晶圆键合主要用于良率高的晶圆，这通常意味着较小的芯片设计。

图8：说明了晶圆对晶圆（W2W）和芯片对晶圆（D2W）键合的成本关系随芯片尺寸变化的情况，显示W2W对较小芯片更经济，而D2W对较大芯片更具成本效益。

晶圆对晶圆和芯片对晶圆方法之间的芯片面积与成本关系存在显著差异。晶圆对晶圆键合在较小芯片尺寸时更经济，因为晶圆良率保持较高。然而，随着芯片尺寸增加，晶圆对晶圆的成本曲线变得更陡峭，主要由损失良品芯片的成本驱动。随着芯片尺寸增长，每片晶圆上良品芯片的比例下降，导致更多不良芯片被键合到良品芯片上的情况。

混合键合工艺流程

混合键合制造工艺涉及几个关键步骤，每个步骤都经过精心设计以满足这项技术的严格要求。理解这些工艺步骤既揭示了技术的复杂性，也显示了制造商必须克服的挑战。

图9：芯片对晶圆（D2W）和晶圆对晶圆（W2W）混合键合的完整工艺流程，显示了从初始芯片准备到最终键合的步骤序列。

工艺从硅通孔形成开始。对于3D集成线路，底部芯片需要与下方的封装基板以及上方的芯片通信，因此需要在芯片两侧都有互连。硅通孔就是为此目的服务的。根据制造流程中的形成时间，存在多种硅通孔变体。硅通孔可以是先通孔（via-first），在晶体管层之前在硅中制造；中通孔（via-middle），在晶体管层完成后但在金属层之前制造；或后通孔（via-last），在后段金属层之后制造。

图10：三种硅通孔方法——先通孔、中通孔和后通孔——展示了硅通孔相对于晶体管层和金属互连层的位置。

3D集成线路最常用的方法是中通孔，硅通孔在金属层之间延伸，穿过晶体管层，并在芯片背面显露出来。晶圆涂上光刻胶并使用光刻技术进行图案化。然后使用深反应离子刻蚀在晶圆中创建高深宽比的沟槽，但不完全穿透晶圆。使用化学气相沉积法沉积氧化硅或氮化硅的绝缘层以及钛或钽的阻挡层，以防止铜扩散到硅中。然后使用物理气相沉积法沉积铜籽晶层，并使用电化学沉积法填充沟槽，形成硅通孔结构。

硅通孔形成后，必须在后段金属层顶部制造混合键合层。无论使用晶圆对晶圆还是芯片对晶圆键合，这个工艺都是相同的。介电薄膜通常是碳氮化硅，通过等离子体增强化学气相沉积法沉积。然后通过光刻图案化孔洞并将其刻蚀掉来形成铜焊盘。沉积阻挡层和籽晶层，然后使用标准铜镶嵌工艺进行铜电镀。

图11：混合键合层的形成过程，说明了化学机械抛光如何创建成功键合所需的凹陷铜焊盘轮廓。

化学机械抛光然后研磨并平滑介电表面，同时获得正确的铜轮廓。一个值得注意的特点是，在大约1微米间距之前，铜焊盘最初凹陷在介电层下方约5纳米。这种凹陷确保铜不会干扰退火过程中的初始介电层到介电层键合。必须仔细控制确切的凹坑轮廓，以防止键合过程中铜的过度生长或生长不足。实现正确的凹坑轮廓需要多个化学机械抛光步骤，结合低铜去除率和高铜去除率的浆料。

专门针对芯片对晶圆键合，需要进行晶圆分选测试，已知良品芯片被切割并重新排列在载体晶圆或胶带框架上以进行进一步加工。然而，混合键合给传统晶圆分选工艺带来了复杂性。探针可能会在铜焊盘表面造成少量损坏，破坏化学机械抛光过程中获得的光滑度。虽然这种损坏很小，在大多数情况下通常可以接受，但混合键合对拓扑变化的极端敏感性意味着这种损坏可能影响键合质量。一种解决方案是在初始化学机械抛光步骤中进行补偿，然后在探针测试后进行另一轮抛光以去除任何探针引起的损坏。

图12：光学干涉测量图像揭示了探针标记在铜表面造成的物理损坏，显示了探针位置周围的堆积以及接触点处的凹陷。

芯片切割存在自身的颗粒产生挑战。通常避免使用刀片切割，因为这是最脏的方法，会导致大量颗粒产生和显著的良率损失。激光切割和等离子切割更受青睐，因为这些工艺更清洁，尽管仍会产生颗粒物质。等离子切割代表了最先进的方法，使用类似刻蚀的机制去除分离芯片的划线。然而，这种方法的生产量要低得多，因为需要时间刻蚀整个晶圆。

图13：对比显示，等离子切割仅产生286个1微米及以上的缺陷，边缘光滑且无空洞，而刀片切割产生19,000个缺陷，边缘粗糙且在键合后检查中可见空洞。

对准和键合操作

在键合之前，两个晶圆都要经过处理以准备表面。用氮等离子体处理以激活表面，这改变了表面特性，增加表面能量并使其更亲水。使两个表面都亲水有助于氢键形成，这有助于在下一步骤中在室温下实现初始的弱介电层到介电层预键合。

图14：兆声波清洗过程，显示了声波如何产生空化作用，使用清洗液和压电晶体阵列从基板表面去除颗粒。

等离子处理后，进行最终清洗以消除任何累积的颗粒。清洗必须彻底但不损坏混合键合界面的完整性。最有效的方法似乎是由兆声波辅助的去离子水清洗，因为使用刷子或基于等离子体的清洗方法可能过于损坏或引入额外的污染物。

对于晶圆对晶圆键合，对准是一个关键步骤，有几种先进技术可用。传统的红外扫描有局限性，因为它要求一个晶圆对红外光透明，这对CMOS晶圆不适用，因为红外无法穿透金属层。先进的对准系统使用双摄像头配置，晶圆上下的摄像头彼此校准。固定顶部晶圆的卡盘移动，以便底部摄像头可以识别对准标记并记录其位置。顶部晶圆缩回，底部晶圆在摄像头之间移动，直到顶部摄像头识别其对准标记。然后系统可以通过计算两个对准标记的相对位置来对准两个晶圆。

图15：演示了SmartView对准技术的工作原理，显示了顶部和底部物镜如何捕获单独晶圆上的对准标记以实现精确的晶圆对晶圆对准。

对准后，晶圆移入键合腔室，在那里施加受控压力将其压在一起，持续约二十分钟以形成初始键合。可以使用声学方法在原位完成键合后检查，如果对准不充分，还可以返工键合。这种精密的对准和键合工艺，结合对洁净度和表面准备的仔细控制，使混合键合能够实现非凡的互连密度，这正在改变半导体封装并为3D芯片集成开辟新的可能性。

参考来源

END