数据中心技术的转变
数据中心正在经历一场技术变革，通过光电共封装（CPO）技术将高速数据传输的功耗降低70%以上，同时大幅提升AI处理速度。这项技术将光收发器从服务器机架前端直接集成到网络交换机和高带宽存储器（HBM）的同一封装内。这种改变带来显著效果：原本需要一周才能完成的AI程序现在可以在一天内完成。
传统方法依靠铜连接将插拔式光收发器与GPU和基于HBM的AI芯片连接，造成严重瓶颈。光电共封装通过将光学组件直接与计算元件集成来消除这一弱点，将电信号传输距离缩短至仅100微米。这种集成方式解决了困扰现代数据中心、5G网络和物联网应用的互连限制问题。
图1展示了光电子技术如何利用光速实现更快的数据传输，说明了光连接相比电连接在高速计算应用中的基本优势。
技术架构与组件集成
基于硅基光电子的光输入输出chiplet采用密集波分复用（DWDM）技术，相比传统可插拔收发器实现每个光纤端口更高的数据带宽扩展。由于硅基光电子器件小型化技术的进步，这些chiplet体积日益紧凑，使其与先进封装中计算节点的集成既实用又高效。
光引擎包含复杂组件，包括光电探测器、波导和具有调制器的光电子集成芯片（PIC）。主流调制器类型采用基于微环的设计，将电信号转换为光信号，同时精确控制信号传输。当光引擎集成在Interposer上时，波导和其他光学组件可能直接构建在基板中，创建高度集成的解决方案。
激光器可靠性是一个重要设计考虑因素。由于III-V族激光器历来表现出较差的可靠性，系统设计师经常采用远程激光源架构。光电二极管接收器和无源光学器件相比激光源发射器表现出更优的可靠性，通常集成在PIC芯片内。这种方法解决了激光器在高温下运行、波长随老化漂移以及外延缺陷随时间和热应力传播所带来的挑战。
测试挑战与方法学
向光电共封装的转变需要全面的测试平台，实现与电子集成线路相当的覆盖范围。三个主要挑战主导测试领域。首先，光学探测需要极其精确的光纤对准来在器件和测量仪器之间传输数据。这种对准必须自动化且一致，客户正在采用垂直启动方法（从顶部向下推动连接器）和水平启动方法（从侧面插入光纤）。
温度管理是另一个重大挑战，因为光电子集成芯片表现出高热敏感性。随着温度升高，光损耗增加，可能导致数据丢失。热负载来自多个源头：每个激光源产生10-12瓦功率（每个系统有8-16个激光器），光引擎中的控制芯片，以及GPU或专用集成线路本身。
测试从晶圆级开始，对包含数百个光学组件的光电子集成芯片进行测试。初始测试专注于电气和光学直流测量，检查波长相关损耗、偏振相关损耗以及光电二极管中的暗电流测量等特性。与电子集成线路集成后，可以进行额外的电光测量。在与昂贵的片上系统器件共封装之前，对光引擎进行彻底测试确保只有已知良好的组件进入最终Assembly。
先进测试技术与自动化
行业正在从手动台式仪器集合转向光电子集成芯片、波导和光学组件的自动化、可扩展测试设备。当前测试采用激光源、光功率计和偏振控制进行光学直流测试，但正在出现更高吞吐量的方法。
仿真软件越来越多地对光学探头与被测器件之间的耦合进行建模，允许在物理实施之前进行性能预测和设计优化。电光探针卡使光学探测能够在用于电气测试的同一设备上进行，利用现有的电气探测器基础，同时受益于既定的电气对准程序。
测试设计方法学有助于在整个开发和制造过程中定义最佳测试策略。这些方法包括用于器件校准的光学环回和内置自测试引擎，为调制器提供电输入而无需昂贵的外部仪器。在数据速率达到每秒200千兆比特时，信号完整性变得关键，使内置自测试对于高速测试场景特别有价值。
测试插入与热管理
无论测试步骤如何，与器件的接口都是关键步骤。主要创新涉及确定与被测器件光学接口的最佳方式：在晶圆探测时具有亚微米精度的光学对准，或用于光引擎和CPO测试的连接器自动化。
在测试中，热管理与CPO系统操作一样是主要问题。光电子集成芯片对热量非常敏感，随着温度升高，可能出现一些光损耗，导致数据丢失。光电子集成芯片本身实际上不产生任何热量，但激光源产生10-12瓦功率，可能有8或16个激光器，因此累积起来相当可观。然后还有光引擎中控制芯片产生的热量，以及GPU或专用集成线路的热量。因此有多个热源发挥作用，保持冷却是一个重大挑战。
更高的吞吐量可以通过在后期阶段连接光纤来实现。可以与PIC芯片对准的光耦合器允许机械光纤连接在系统Assembly过程的后期进行。在某些情况下，这可能仍然需要使用集成光反馈回路的主动对准。然而，光纤尾纤将不存在，这更适合大批量制造。仍然需要专用设备，但整体Assembly过程比直接光纤连接的旧方法更加简化。
2.5D和3D实施测试
测试必须解决2.5D和3D实施问题。在某些情况下，我们看到光电子集成芯片和电子集成芯片在同一晶圆上。在这种情况下，晶圆顶部有电路径和光耦合器，能够从晶圆一侧同时进行光学和电气探测。然后还有其他公开可用的制造工艺，宣传能够在一个晶圆上构建光电子集成芯片，在另一个晶圆上构建电子集成芯片，并将这些器件键合在一起。此时，晶圆一侧有电焊盘，另一侧有光耦合器，这就需要双面探测。
另一个变化涉及确定执行高速测试的最佳位置。高速测试通常在封装测试时进行，其执行位置仍有待讨论。我们看到这种测试向晶圆级移动，称为左移，但探针技术和光电转换在确保高速测试方面确实存在挑战。例如，晶圆上芯片形式的光收发器被切割，然后与高性能计算器件共封装。这两种器件的价格点差异很大。GPU或AI专用集成线路比光引擎昂贵得多，因此在共封装之前确保只有已知良好的光收发器是必需的。
未来展望与标准化
虽然大批量生产时间表仍不确定，但行业认识到标准化对于广泛采用是必需的。目前，多家公司正在试验不同的封装配置、边缘耦合器与表面耦合器，以及专有连接器设计。这种多样性在近期内需要定制自动化解决方案。
标准制定预计需要至少两到三年时间，在此期间，最大的代工厂和行业参与者将建立确保适当良率和功能的规则。一旦连接器设计和其他方面实现标准化，更高批量优化的处理和连接器对准解决方案将变得可行，从而降低成本并提高制造效率。
光电共封装技术提供的投资回报，结合解决数据中心能耗的迫切需求，为这一变革性技术的持续发展和最终标准化创造了强大的驱动力。
参考来源
[1] L. Peters, "Transforming test for co-packaged optics," Semiconductor Engineering, Aug. 12, 2025. [Online]. Available: https://semiengineering.com/transforming-test-for-co-packaged-optics/?cmid=d3e606d4-4ea8-4673-8c3f-a99c3be7e0b2.
END
微信公众号 
bilibili 
微信视频号