Whoscored(中国·中文)官网-专注足球数据分析的专业平台

垂直供电系统基础介绍

硅深沟槽电容器相比传统电容器技术在嵌入式应用中展现出优越性能。与在直流偏置条件下会出现电容值降低的多层陶瓷电容器不同，或者与电容密度较低的金属-绝缘体-金属电容器相比，硅深沟槽电容器具备优异的性能特征，使其非常适合高性能电源传输应用。

深沟槽电容器的根本优势在于其三维沟槽结构，在最小封装厚度内实现表面积最大化。这种架构在保持150°C至250°C优异温度能力的同时，实现高效电荷存储。多端子设计通过将等效串联电感降低至1皮亨以下、等效串联电阻降低至5毫欧以下，进一步提升了性能。

这些电容器可以制造至50微米的最低厚度，由于高表面积利用率，其电容密度正在快速接近多层陶瓷电容器的水平。晶圆级集成兼容性使其在空间限制和电气性能要求严格的半导体封装应用中特别具有吸引力。

玻璃基板因其优异的尺寸稳定性、精细图案化能力以及与硅高度匹配的热膨胀系数，已成为传统硅基封装的优选替代方案。这些特性使玻璃特别适合垂直供电，能够在紧凑封装内集成高性能电源器件。

图2：高效率3D堆叠封装集成电压调节器，采用垂直供电架构，通过玻璃嵌入并联深沟槽电容器芯片增强输出LC滤波器工作性能。

异构玻璃封装IVR架构采用倒装芯片氮化镓开关器件，安装在第一个玻璃基板底部的介电层下方。该设计采用串联电容降压拓扑，需要在第一个玻璃基板内嵌入高压串联电容器以支持高效功率转换。嵌入式低压深沟槽电容器确保了低寄生环路电感、减少的厚度以及向处理器的高带宽调节供电。

对于大电流IVR应用，输出电容要求可能超过数百微法，这需要使用高密度、低剖面电容器。在最终基板层内嵌入并联深沟槽电容器可以显著改善高电压比、高频率IVR的转换器LC滤波器性能，前提是能够实现具有最小互连寄生电感的高质量制造。

图3：嵌入式深沟槽电容器芯片的设计1，采用单层水平铜互连并具有高寄生效应，包括前视图示意图和显微镜下制造样品的俯视图。

第一种设计方法采用单层水平铜互连来短接电容器焊盘。该方法使用50微米铜通孔，高度为30微米，将电容器焊盘连接到10微米厚的表面铜互连。虽然这种设计简化了制造工艺，但200微米中心到中心距离的小电容器焊盘间距在使用单层铜互连时需要长而窄的互连线，大约为100微米×1.5毫米。

这种设计限制了铜走线的宽度，从而限制了电容器在大电流IVR应用中的载流能力。此外，高互连电感寄生显著限制了电容器的高频工作，测量的寄生电感达到约1.2纳亨。

图4：嵌入式深沟槽电容器芯片的设计2，通过使用双层接地和源极铜板以及双步堆叠通孔来优化更低的互连寄生，包括横截面视图、3D透视图和详细的堆叠通孔参数。

第二种设计方法利用双步通孔和并联铜板来实现显著改善的性能。该配置采用30微米ABF层将电容器与第一个铜板绝缘，源极焊盘通过10微米厚的铜板和30微米微通孔短接。该设计在保持高载流能力的同时，仔细管理间隙以防止意外短路。

第二个ABF层保持在15微米的最小厚度，将接地板与源极板隔离。板间这种更薄的介电显著降低了高频下的寄生电感，仿真结果显示寄生电感从设计1的1.2纳亨显著降低到设计2的约5皮亨。

图5：使用半加成法的嵌入式电容器制造工艺，包括穿玻璃通孔制造工艺和完整的深沟槽电容器嵌入序列，步骤1-5对两种设计通用，步骤6-8专用于设计2。

激光烧蚀在宽度和长度上都比电容器大10微米的穿透腔，以适应对准公差。贴片设备将电容器精确定位在腔中心，基于腔边缘的芯片对准导致最大5微米的芯片偏移。然后在电容器和玻璃基板上层压30微米的ABF层，使用精心控制的温度和压力条件。

层压工艺采用两阶段压力序列，先施加0.7 MPa后施加0.55 MPa，每次在100°C下持续30秒。系统在130°C下烘烤30分钟，然后在170°C下再烘烤30分钟以确保适当固化。固化后的ABF表面在嵌入芯片和玻璃基板之间保持小于5微米的槽深度，这是由于ABF材料填充间隙，满足精细特征尺寸的光刻要求。

图6：测量嵌入式电容器S参数的实验测试设置以及馈线去嵌入前的测量阻抗图。

测量方法结合了校准和去嵌入程序以确保准确的器件特征化。SOLT探头校准确保精确的S参数提取，而开路-短路去嵌入移除馈线寄生效应，保持高达10 GHz的测量精度。这种综合方法能够可靠提取寄生电感值，并验证通过优化互连设计实现的显著性能改善。

图7：比较了设计1在去嵌入后对三个嵌入式电容器样品的测量与仿真结果，显示了用于寄生电感提取的虚部阻抗以及在1-10 GHz频率范围内显示电感主导的阻抗相位。

测量结果表明仿真与测量性能之间具有优异的相关性，测量阻抗在1至6 GHz范围内与仿真完全匹配。约90度的相移确认了该频率范围内的电感主导行为，验证了所采用去嵌入方法的有效性。

为了全面评估不同设计方法的电气性能，研究采用了多种分析技术来量化互连寄生电感的改善程度。通过比较两种设计在相同工作条件下的表现，可以清楚地看到设计优化带来的实质性改进。

实验测量数据显示，设计1在使用单层水平铜互连时，寄生电感约为1.24纳亨，这在高频应用中会显著影响电容器的性能。相比之下，设计2通过采用双层堆叠微通孔和铜板配置，将寄生电感降低到约5.63皮亨，改善幅度超过200倍。

这种显著的性能提升在5 GHz频率下表现得尤为明显。设计1的虚部阻抗为39.2欧姆，而设计2仅为0.177欧姆，这种巨大差异直接转化为在实际应用中更优异的高频响应特性。这些测量结果不仅验证了理论设计的正确性，也为实际生产提供了可靠的性能基准。

半加成制造工艺代表了现代电子封装技术的精髓，每个步骤都需要精确控制以确保最终产品的性能和可靠性。该工艺始于基板准备阶段，其中玻璃基板经过彻底清洁和表面处理，为后续的层压和金属化步骤建立理想的界面条件。

激光烧蚀步骤需要精确控制激光功率、脉冲持续时间和扫描速度，以在玻璃中创建具有适当锥度角的清洁腔体。72度的锥度角是经过优化的参数，平衡了制造可行性和电气性能要求。这种角度确保了通孔底部直径适当减小，同时保持足够的接触面积以实现可靠的电气连接。

ABF层压过程中的温度和压力控制对于获得均匀的薄膜厚度和优异的界面粘附性至关重要。两阶段压力工艺首先应用较高压力以确保初始接触和空气排除，然后降低压力以避免过度压缩和潜在的缺陷形成。固化温度曲线经过精心设计，以激活交联反应同时避免热应力导致的变形。

深沟槽电容器的电气性能优化涉及多个相互关联的设计参数。电容器的多端子配置不仅提供了低寄生电感，还允许灵活的连接方案以适应不同的应用需求。源极和接地端子的布局必须仔细设计，以最小化电流路径长度并确保均匀的电流分布。

在玻璃嵌入配置中，介电层厚度的选择需要在电气性能和制造可行性之间取得平衡。较薄的介电层降低了寄生电感，但增加了制造难度和电压击穿风险。15微米的最小ABF厚度代表了当前制造技术的实际限制，同时提供了可接受的电气隔离。

通孔设计中的间隙控制对于防止短路和确保制造良率至关重要。15微米的通孔到板间隙是经过仔细计算的，考虑了制造公差、热膨胀和长期可靠性要求。这种设计余量确保即使在最坏情况的制造偏差下，也能保持电气隔离。

准确测量嵌入式电容器的电气特性需要复杂的测试方法学，特别是在去除测试夹具引入的寄生效应方面。SOLT校准技术使用标准的开路、短路、负载和直通标准来建立准确的参考平面，这对于高频测量的准确性至关重要。

开路-短路去嵌入技术通过测量具有已知寄生特性的测试结构来隔离器件本身的特性。这种方法的有效性已通过与HFSS仿真的比较得到验证，显示了在10 GHz以下频率范围内的优异一致性。

使用Python中的Scikit-RF库进行后处理分析，提供了自动化和可重复的数据分析流程。这种方法消除了手动计算中的潜在错误，并允许快速处理大量测量数据以进行统计分析和趋势识别。

玻璃嵌入深沟槽电容器技术的持续发展将为下一代计算系统的电力分配网络性能带来显著改善。未来的发展重点包括将厚度小于90微米的超薄电容器直接嵌入ABF堆叠中，这种方法可能消除3D堆叠架构中对第二玻璃层的需求，同时减少热应力并提高可靠性。

该技术能够实现300微法的总电容值，通过并联深沟槽电容器芯片达到超过2,000 nF/mm²的电容密度，以及超低的等效串联电阻和电感值。这些性能特征支持具有最小电力分配网络损耗的高带宽IVR设计，使其成为支持人工智能和高性能计算应用严苛电源要求的基础器件。

参考文献